SlideShare une entreprise Scribd logo

Logique

1  sur  14
Télécharger pour lire hors ligne
Système logique
[Tapez le sous-titre du document]

Ben Baba Meriam 3EM3 G1




                                    2011/2012
I.   Introduction générale :

Il existe deux grands types de fonctions logiques :

      les fonctions logiques « combinatoires », bases du calcul booléen, qui résultent de
       l'analyse combinatoire des variations des grandeurs d'entrées uniquement.

      les fonctions logiques « séquentielles » ou bascules, qui résultent de l'association de
       plusieurs fonctions logiques « combinatoires » et qui supposent l'existence d'une
       "horloge" qui donne le tempo; les valeurs de sorties dépendent non seulement des
       valeurs d'entrée, mais aussi de l'instant ou elles sont mesurées (avant ou après la
       synchronisation par l'horloge).

   1. les fonctions logiques combinatoires :

La résolution des problèmes de logique combinatoire induit de connaître l'algèbre de Boole.
Cet algèbre permet de traduire des signaux en expressions mathématiques en remplaçant
chaque signal élémentaire par des variables logiques et leur traitement par des fonctions
logiques.
Ces fonctions seront appelées fonctions combinatoires et l'étude de la logique combinatoire
nous conduira à réaliser des codeurs, des transcodeurs et même des circuits arithmétiques.
Une fois assemblées, ces fonctions combinatoires simples donneront naissances à des
circuits réalisant des opérations très complexes utilisées dans l'élaboration des processeurs,
DSP, ASIC, FPGA...

   2. les fonctions logiques séquentielles :

Un système est dit séquentiel si à une même combinaison des variables d’entrée peut
correspondre plusieurs combinaisons différentes des variables de sortie.
La combinaison des variables de sortie dépend des entrées mais également de l’état
antérieur des variables de sortie ou d’un signal de synchronisation.
Autrement dit dans un système séquentiel, la sortie à un instant donné t dépend des entrées
à l’instant t mais aussi des entrées et sorties aux instants précédents (instant t-1).
C’est ce que l’on appelle « l’effet MEMOIRE » l’élément de base d’un système séquentiel est
la bascule.


    La bascule RS asynchrone :




                                               2
L'entrée S (set) commande l'activation de la sortie Q par un niveau bas. L'entrée R (reset)
commande la désactivation de la sortie Q par un niveau bas. L'effet " mémoire " se
manifeste quand R et S ne sont plus actifs. La sortie conserve son état antécédent. On peut
symboliser cette fonction par la représentation de principe suivante :




Les entrées actives sur un 0 logique comporte un petit rond dans la symbolisation.

    La bascule RS synchrone :




Cette symbolisation indique des entrées R et S actives sur 1 logique et un horloge active sur
front montant. Les entrées R et S sont des entrées synchrones prises en compte seulement
au voisinage du front actif de l'horloge. L'activation simultanée de R et S est absurde et l'état
de la sortie est indéterminé dans le principe.

    Bascule JK synchrone




    Bascule D synchrone




NB : Les bascules peuvent comporter des entrées synchrones et asynchrones. Les entrées
asynchrones sont alors prioritaires sur les entrées synchrones

Les bascules constituent des cellules mémoires élémentaires capables de mémoriser un seul
bit par élément

    Les registres




                                                3
Un registre est une association de bascules identiques qui permet de mémoriser un mot
binaire.
La taille du registre correspond au nombre de bascules et au nombre de bits que peut
mémoriser le registre. Le contenu du registre est le mot mémorisé.

      Les compteurs : Un compteur est un registre dont le contenu évolue à chaque top
       de l'horloge. Cette évolution se fait selon le code binaire naturel pour un compteur
       binaire.

 II.   Manipulation 1 : Porte logique :

   1. Contrôle de chauffage :

   Un dispositif de chauffage industriel est contrôlé par trois détecteurs de seuil de
Température a, b et c. Il faut au moins que deux détecteurs sur trois indiquent un niveau
haut pour que l’information soit validée sur la sortie S1.
On obtient la table de vérité de S1 en fonction des entrées suivante :

                                   a      b        c    S1
                                   0      0        0    0
                                   0      0        1    0
                                   0      1        0    0
                                   0      1        1    1
                                   1      0        0    0
                                   1      0        1    1
                                   1      1        0    1
                                   1      1        1    1




   Ensuite on détermine l'expression de S1 par la méthode graphique (tableau de Karnaugh)


                         ab       00          01        11        10

                        0          0          0         1          0
          c
                        1          0          1         1          1


                                          S= ab+ac+bc




                                              4
Et le schéma logique de S1 réaliser sur ISIS est le suivant :




   2. Demi -additionneur et additionneur complet :

    Demi-additionneur :

La somme arithmétique en binaire des différentes combinaisons possibles est donnée par le
tableau suivant :
                                a           b       a+b
                                   0           0          0
                                   0           1          1
                                   1           0          1
                                   1           1          0




Ou bien :

                             a         b       Somme          Retenu
                             0         0            0              0
                             0         1            1              0
                             1         0            1              0
                             1         1            0              1

Concernant les portes logique pour la somme c’est un ou exclusive et pour le retenu c’est un
porte and.
Donc les équations de sortie R et S :

                     S=                =
                     R= .



                                                5
S


                                                                     R

La simulation sur ISIS nous donne le shema suivant :




    Additionneur complet :

   La table de vérité suivante : S= Cin xor a xor b est :



                          Cin        a          b           S   Cout


                           0         0          0           0    0


                           0         0          1           1    0


                           0         1          0           1    0


                           0         1          1           0    1


                           1         0          0           1    0




                                                6
1          0       1         0     1


                           1          1       0         0     1


                           1          1       1         1     1


   Equations de sortie de S et Cout
   S=
   S=
   S=                                     =

   C out =
   C out =
   C out =

   Et le schéma logique de R et S :




   On peut déduire que la différence entre un demi-additionneur et un additionneur
   complet : Un additionneur complet c’est deux demi –additionneur en série.

III.    Manipulation 2 : Logique séquentielle :
          1. Bascules RS :

             a) Bascule RS utilisant des portes NOR :

   Soit le montage électrique suivant:




                                              7
On réalise se dernier sur ISIS pour obtenir se montage :




Apres la representation sur ISIS on a a remplir cette table de verite :

                                    R       S       D1     D2
                                    0       1       1      0
                                    0       0       1      0
                                    1       0       0      1
                                    0       0       0      1
                                    0       1       1      0
                                    1       1       0      0
                                    1       0       0      1
                                    1       1       0      0
                                    1       0       0      1


    On déduit que la bascule RS est une fonction mémoire. Cette fonction mémoire est
     réalisée par un opérateur logique qui peut stocker une information jusqu'à ce que



                                                8
cette information soit effacée par une autre information. L'opération de stockage
       d'information s'appelle "SET" (Mise à un) l'opération d'effacement s'appelle "RESET "
       (Mise à zéro).

           b) Bascule RS utilisant des portes NAND:

Soit le montage électrique suivant:




Sur ISIS on obtient le schéma électrique suivant :




Le tableau est :




                                               9
R       S          D1   D2
                                0       1           1    0
                                0       0           1    1
                                1       0           0    1
                                0       0           1    1
                                0       1           1    0
                                1       1           1    0
                                1       0           0    1
                                1       1           0    1
                                1       0           0    1

     On déduit que la bascule RS on utilisant des porte NAND joue le rôle d’un
      interrupteur.

            c) Bascules RS synchronisable :

Soit le montage électrique suivant:




Sur ISIS est le suivant :




                                              10
La table de verite correspondante est la suivante :



                               R       S      T       D1     D2
                               0       0       1      0       1
                               0       0       0      0       1
                               0       1       1      1       0
                               0       1       0      1       0
                               1       0       1      0       1
                               1       0       0      0       1
                               1       1       1      1       1
                               1       1       0      1       0



On remarque que le circuit se comporte comme une bascule RS quand T=1 et quand R=S=1
on a la condition d’instabilité.

           2) Compteur-décompteur asynchrone:

Soit le schéma ci-dessous d'un compteur asynchrone Modulo 8 :




On se référant au data sheet relative au 74HC107 comme l’indique la figure suivante :




                                              11
Sur ISIS est le suivant :




On obtient la table de vérité ci-dessous :

                                        D1(2 2) D2(21) D3(20)

                                   0         0        0   0

                                   1         0        0   1

                                   2         0        1   0

                                   3         0        1   1

                                   4         1        0   0

                                   5         1        0   1

                                   6         1        1   0

                                   7         1        1   1



Ensuite on prend ensuite pour les LED les sorties complémentées Q à la place des sorties Q
donc on aura :


                                                 12
D1(2 2) D2(21) D3(20)

                                 0     1        1     1

                                 1     0        0     0

                                 2     0        0     1

                                 3     0        1     0

                                 4     0        1     1

                                 5     1        0     0

                                 6     1        0     1

                                 7     1        1     1



Maintenant on remplace les LED de sorties par l’afficheur 7 segments a cathode commune et
on utilise le décodeur bcd/7seg 4511




                                           13
3) Compteur –décompteur synchrone :

On realise le montage d’un compteur synchrone Modulo 5 à l'aide de bascules JK (74107) sur ISIS




Se shema nous permet de remplir le tableau suivant on variant a chaque fois les etats des
entrees comme l’indique la table suivante :



           impulsion Q2(n)        Q1(n)    Q0(n) Q2(n+1) Q1(n+1) Q0(n+1)
                0          0         0        0         0           0          1
                1          0         0        1         0           1          0
                2          0         1        0         0           1          1
                3          0         1        1         1           0          0
                4          1         0        0         0           0          0



IV.    Conclusion :

Ce TP nous a appris des concepts relatifs aux Systèmes Logiques , ainsi on a pu se familiariser
avec les notions de bases ainsi que differencier entre la logique combinatoire (les porte
logique et leur fonction) et la logique sequentielle ( les bascules).




                                              14

Recommandé

TP Les bascules - logique combinatoire
TP Les bascules - logique combinatoire TP Les bascules - logique combinatoire
TP Les bascules - logique combinatoire bilal001
 
Travaux dirigés 1: algorithme & structures de données (corrigés)
Travaux dirigés 1: algorithme & structures de données (corrigés)Travaux dirigés 1: algorithme & structures de données (corrigés)
Travaux dirigés 1: algorithme & structures de données (corrigés)Ines Ouaz
 
Systèmes de logiques séquentielles-Bascules
Systèmes de logiques séquentielles-BasculesSystèmes de logiques séquentielles-Bascules
Systèmes de logiques séquentielles-BasculesHatem Jebali
 
Cours Algorithme: Matrice
Cours Algorithme: MatriceCours Algorithme: Matrice
Cours Algorithme: MatriceInforMatica34
 
Circuits logiques combinatoire
Circuits logiques combinatoireCircuits logiques combinatoire
Circuits logiques combinatoirelinuxscout
 
Résumer sur les fichier et les enregistrement
Résumer sur les fichier et les enregistrementRésumer sur les fichier et les enregistrement
Résumer sur les fichier et les enregistrementborhen boukthir
 
Opérateurs logiques – Systèmes combinatoires et séquentiels
Opérateurs logiques – Systèmes combinatoires et séquentielsOpérateurs logiques – Systèmes combinatoires et séquentiels
Opérateurs logiques – Systèmes combinatoires et séquentielsPeronnin Eric
 
Chapitre iii circuits séquentiels
Chapitre iii circuits séquentielsChapitre iii circuits séquentiels
Chapitre iii circuits séquentielsSana Aroussi
 

Contenu connexe

Tendances

Fiche1 ex-sous-programme
Fiche1 ex-sous-programmeFiche1 ex-sous-programme
Fiche1 ex-sous-programmeBaghdadi Wajih
 
Fiche TD sur les systèmes informatiques
Fiche TD sur les systèmes informatiquesFiche TD sur les systèmes informatiques
Fiche TD sur les systèmes informatiquesATPENSC-Group
 
Chapitre2 (les systèmes de numération)
Chapitre2 (les systèmes de numération)Chapitre2 (les systèmes de numération)
Chapitre2 (les systèmes de numération)killua zoldyck
 
Algorithmes d'approximation
Algorithmes d'approximationAlgorithmes d'approximation
Algorithmes d'approximationmohamed_SAYARI
 
Tp n6 les compteurs
Tp n6 les compteursTp n6 les compteurs
Tp n6 les compteursHatem Jebali
 
Cours complet Base de donne Bac
Cours complet Base de donne Bac Cours complet Base de donne Bac
Cours complet Base de donne Bac Amri Ossama
 
Ch8 correction exercices (1)
Ch8 correction exercices (1)Ch8 correction exercices (1)
Ch8 correction exercices (1)abdellah12
 
Chap04 les-algorithme-de-tri-et-de-recherche
Chap04 les-algorithme-de-tri-et-de-rechercheChap04 les-algorithme-de-tri-et-de-recherche
Chap04 les-algorithme-de-tri-et-de-rechercheRiadh Harizi
 
Chapitre ii circuits combinatoires
Chapitre ii circuits combinatoiresChapitre ii circuits combinatoires
Chapitre ii circuits combinatoiresSana Aroussi
 
Exercices_Python_Fenni_2023 -corrigé.pdf
Exercices_Python_Fenni_2023 -corrigé.pdfExercices_Python_Fenni_2023 -corrigé.pdf
Exercices_Python_Fenni_2023 -corrigé.pdfsalah fenni
 
Travaux dirigés 1: algorithme & structures de données
Travaux dirigés 1: algorithme & structures de donnéesTravaux dirigés 1: algorithme & structures de données
Travaux dirigés 1: algorithme & structures de donnéesInes Ouaz
 
Exos de logique séquentielle
Exos de logique séquentielleExos de logique séquentielle
Exos de logique séquentielleMo Ur Ad Es-se
 
Chap4 Récursivité en python
Chap4 Récursivité en pythonChap4 Récursivité en python
Chap4 Récursivité en pythonMariem ZAOUALI
 
Fonctions chaine
Fonctions chaineFonctions chaine
Fonctions chaineAfef Ilahi
 
TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire bilal001
 
CM3 - Transformée de Fourier
CM3 - Transformée de FourierCM3 - Transformée de Fourier
CM3 - Transformée de FourierPierre Maréchal
 

Tendances (20)

Fiche1 ex-sous-programme
Fiche1 ex-sous-programmeFiche1 ex-sous-programme
Fiche1 ex-sous-programme
 
Fiche TD sur les systèmes informatiques
Fiche TD sur les systèmes informatiquesFiche TD sur les systèmes informatiques
Fiche TD sur les systèmes informatiques
 
CODAGE.pptx
CODAGE.pptxCODAGE.pptx
CODAGE.pptx
 
Chapitre2 (les systèmes de numération)
Chapitre2 (les systèmes de numération)Chapitre2 (les systèmes de numération)
Chapitre2 (les systèmes de numération)
 
Algorithmes d'approximation
Algorithmes d'approximationAlgorithmes d'approximation
Algorithmes d'approximation
 
Tp n6 les compteurs
Tp n6 les compteursTp n6 les compteurs
Tp n6 les compteurs
 
Cours complet Base de donne Bac
Cours complet Base de donne Bac Cours complet Base de donne Bac
Cours complet Base de donne Bac
 
Ch8 correction exercices (1)
Ch8 correction exercices (1)Ch8 correction exercices (1)
Ch8 correction exercices (1)
 
Chap04 les-algorithme-de-tri-et-de-recherche
Chap04 les-algorithme-de-tri-et-de-rechercheChap04 les-algorithme-de-tri-et-de-recherche
Chap04 les-algorithme-de-tri-et-de-recherche
 
Chapitre ii circuits combinatoires
Chapitre ii circuits combinatoiresChapitre ii circuits combinatoires
Chapitre ii circuits combinatoires
 
Exercices_Python_Fenni_2023 -corrigé.pdf
Exercices_Python_Fenni_2023 -corrigé.pdfExercices_Python_Fenni_2023 -corrigé.pdf
Exercices_Python_Fenni_2023 -corrigé.pdf
 
Travaux dirigés 1: algorithme & structures de données
Travaux dirigés 1: algorithme & structures de donnéesTravaux dirigés 1: algorithme & structures de données
Travaux dirigés 1: algorithme & structures de données
 
Bascules
BasculesBascules
Bascules
 
Exos de logique séquentielle
Exos de logique séquentielleExos de logique séquentielle
Exos de logique séquentielle
 
Récursivité
RécursivitéRécursivité
Récursivité
 
Les listes en Python
Les listes en PythonLes listes en Python
Les listes en Python
 
Chap4 Récursivité en python
Chap4 Récursivité en pythonChap4 Récursivité en python
Chap4 Récursivité en python
 
Fonctions chaine
Fonctions chaineFonctions chaine
Fonctions chaine
 
TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire TP Compteurs - logique combinatoire
TP Compteurs - logique combinatoire
 
CM3 - Transformée de Fourier
CM3 - Transformée de FourierCM3 - Transformée de Fourier
CM3 - Transformée de Fourier
 

En vedette

C4 logique sequen
C4 logique sequenC4 logique sequen
C4 logique sequenghislane
 
Logiques sequentielle
Logiques sequentielleLogiques sequentielle
Logiques sequentielleAbdelAm20
 
Présentation PowerPoint " Conception et développement d'un portail web pour l...
Présentation PowerPoint " Conception et développement d'un portail web pour l...Présentation PowerPoint " Conception et développement d'un portail web pour l...
Présentation PowerPoint " Conception et développement d'un portail web pour l...Hajer Dahech
 
ARDUINO + LABVIEW : CONTRÔLE DE LA TEMPÉRATURE
ARDUINO + LABVIEW : CONTRÔLE DE LA TEMPÉRATUREARDUINO + LABVIEW : CONTRÔLE DE LA TEMPÉRATURE
ARDUINO + LABVIEW : CONTRÔLE DE LA TEMPÉRATUREHajer Dahech
 
Rapport PFE "Conception et développement d'un Portail web pour le Smart Met...
Rapport  PFE  "Conception et développement d'un Portail web pour le Smart Met...Rapport  PFE  "Conception et développement d'un Portail web pour le Smart Met...
Rapport PFE "Conception et développement d'un Portail web pour le Smart Met...Hajer Dahech
 
Mon Projet Fin d'étude: Conception et développement d'une application de géol...
Mon Projet Fin d'étude: Conception et développement d'une application de géol...Mon Projet Fin d'étude: Conception et développement d'une application de géol...
Mon Projet Fin d'étude: Conception et développement d'une application de géol...rim elaire
 
Algebre de-boole-et-portes-logiques
Algebre de-boole-et-portes-logiquesAlgebre de-boole-et-portes-logiques
Algebre de-boole-et-portes-logiquesLily Babou
 

En vedette (8)

C4 logique sequen
C4 logique sequenC4 logique sequen
C4 logique sequen
 
Logiques sequentielle
Logiques sequentielleLogiques sequentielle
Logiques sequentielle
 
Présentation PowerPoint " Conception et développement d'un portail web pour l...
Présentation PowerPoint " Conception et développement d'un portail web pour l...Présentation PowerPoint " Conception et développement d'un portail web pour l...
Présentation PowerPoint " Conception et développement d'un portail web pour l...
 
ARDUINO + LABVIEW : CONTRÔLE DE LA TEMPÉRATURE
ARDUINO + LABVIEW : CONTRÔLE DE LA TEMPÉRATUREARDUINO + LABVIEW : CONTRÔLE DE LA TEMPÉRATURE
ARDUINO + LABVIEW : CONTRÔLE DE LA TEMPÉRATURE
 
Rapport PFE "Conception et développement d'un Portail web pour le Smart Met...
Rapport  PFE  "Conception et développement d'un Portail web pour le Smart Met...Rapport  PFE  "Conception et développement d'un Portail web pour le Smart Met...
Rapport PFE "Conception et développement d'un Portail web pour le Smart Met...
 
Mon Projet Fin d'étude: Conception et développement d'une application de géol...
Mon Projet Fin d'étude: Conception et développement d'une application de géol...Mon Projet Fin d'étude: Conception et développement d'une application de géol...
Mon Projet Fin d'étude: Conception et développement d'une application de géol...
 
Rapport De PFE
Rapport De PFERapport De PFE
Rapport De PFE
 
Algebre de-boole-et-portes-logiques
Algebre de-boole-et-portes-logiquesAlgebre de-boole-et-portes-logiques
Algebre de-boole-et-portes-logiques
 

Similaire à Logique

Problèmes de logique combinatoire
Problèmes de logique combinatoire Problèmes de logique combinatoire
Problèmes de logique combinatoire sarah Benmerzouk
 
Les symboles des portes logiques
Les symboles des portes logiquesLes symboles des portes logiques
Les symboles des portes logiquesmorin moli
 
Les circuits combinatoires
Les circuits combinatoires Les circuits combinatoires
Les circuits combinatoires wafawafa52
 
Manipulation Circuits Logiques : Manipulation n 1
Manipulation Circuits Logiques : Manipulation n 1Manipulation Circuits Logiques : Manipulation n 1
Manipulation Circuits Logiques : Manipulation n 1Mohamed Khalfaoui
 
Algebre de-boole-et-portes-logiques
Algebre de-boole-et-portes-logiquesAlgebre de-boole-et-portes-logiques
Algebre de-boole-et-portes-logiquesLily Babou
 
Ch4 circuitscombinatoires
Ch4 circuitscombinatoiresCh4 circuitscombinatoires
Ch4 circuitscombinatoiresmickel iron
 
تمارين وحلول خاصة ببرمجة Ladder et instructions automates
تمارين وحلول خاصة ببرمجة Ladder et instructions automatesتمارين وحلول خاصة ببرمجة Ladder et instructions automates
تمارين وحلول خاصة ببرمجة Ladder et instructions automateselectrolouhla
 
ch4_circuitscombinatoires.ppt
ch4_circuitscombinatoires.pptch4_circuitscombinatoires.ppt
ch4_circuitscombinatoires.pptamine17157
 
M-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptx
M-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptxM-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptx
M-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptxwafawafa52
 
Algèbre de boole ionction-logique-p2
Algèbre de boole ionction-logique-p2Algèbre de boole ionction-logique-p2
Algèbre de boole ionction-logique-p2linuxscout
 
Ch1 circuits logiques_p1_combinatoire-v4
Ch1 circuits logiques_p1_combinatoire-v4Ch1 circuits logiques_p1_combinatoire-v4
Ch1 circuits logiques_p1_combinatoire-v4linuxscout
 
Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2Mohamed Khalfaoui
 
Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2Mohamed Khalfaoui
 
Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2Mohamed Khalfaoui
 
Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2Mohamed Khalfaoui
 

Similaire à Logique (20)

Td02 corrige
Td02 corrigeTd02 corrige
Td02 corrige
 
Problèmes de logique combinatoire
Problèmes de logique combinatoire Problèmes de logique combinatoire
Problèmes de logique combinatoire
 
Les symboles des portes logiques
Les symboles des portes logiquesLes symboles des portes logiques
Les symboles des portes logiques
 
Les circuits combinatoires
Les circuits combinatoires Les circuits combinatoires
Les circuits combinatoires
 
Manipulation Circuits Logiques : Manipulation n 1
Manipulation Circuits Logiques : Manipulation n 1Manipulation Circuits Logiques : Manipulation n 1
Manipulation Circuits Logiques : Manipulation n 1
 
Corr exam2010
Corr exam2010Corr exam2010
Corr exam2010
 
Algebre de-boole-et-portes-logiques
Algebre de-boole-et-portes-logiquesAlgebre de-boole-et-portes-logiques
Algebre de-boole-et-portes-logiques
 
Ch4 circuitscombinatoires
Ch4 circuitscombinatoiresCh4 circuitscombinatoires
Ch4 circuitscombinatoires
 
Td02
Td02Td02
Td02
 
تمارين وحلول خاصة ببرمجة Ladder et instructions automates
تمارين وحلول خاصة ببرمجة Ladder et instructions automatesتمارين وحلول خاصة ببرمجة Ladder et instructions automates
تمارين وحلول خاصة ببرمجة Ladder et instructions automates
 
ch4_circuitscombinatoires.ppt
ch4_circuitscombinatoires.pptch4_circuitscombinatoires.ppt
ch4_circuitscombinatoires.ppt
 
M-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptx
M-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptxM-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptx
M-Electronique numerique avancee VHDl-FPGA-Chap1-2.pptx
 
Systemes combinatoires
Systemes combinatoiresSystemes combinatoires
Systemes combinatoires
 
Algèbre de boole ionction-logique-p2
Algèbre de boole ionction-logique-p2Algèbre de boole ionction-logique-p2
Algèbre de boole ionction-logique-p2
 
Ch1 circuits logiques_p1_combinatoire-v4
Ch1 circuits logiques_p1_combinatoire-v4Ch1 circuits logiques_p1_combinatoire-v4
Ch1 circuits logiques_p1_combinatoire-v4
 
Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2
 
Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2
 
Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2
 
Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2Manipulation Circuits Logiques : Manipulation n 2
Manipulation Circuits Logiques : Manipulation n 2
 
Compteur synchrone
Compteur synchroneCompteur synchrone
Compteur synchrone
 

Plus de Mahmoud Hakmouni (18)

Coursmtallurgie 111011084551-phpapp02
Coursmtallurgie 111011084551-phpapp02Coursmtallurgie 111011084551-phpapp02
Coursmtallurgie 111011084551-phpapp02
 
Calendrier des examens
Calendrier des examensCalendrier des examens
Calendrier des examens
 
Avis8 3 em mp-gm
Avis8 3 em   mp-gmAvis8 3 em   mp-gm
Avis8 3 em mp-gm
 
3 em coef
3 em coef3 em coef
3 em coef
 
Doc1
Doc1Doc1
Doc1
 
Gestion d'entreprise droit - s4
Gestion d'entreprise   droit - s4Gestion d'entreprise   droit - s4
Gestion d'entreprise droit - s4
 
Sourcesdefinancement[1]
Sourcesdefinancement[1]Sourcesdefinancement[1]
Sourcesdefinancement[1]
 
Avis6 3 em mp-gm
Avis6 3 em   mp-gmAvis6 3 em   mp-gm
Avis6 3 em mp-gm
 
Session de rattrapage
Session de rattrapageSession de rattrapage
Session de rattrapage
 
Panier3 em
Panier3 emPanier3 em
Panier3 em
 
Modele rapport pfe esprit
Modele rapport pfe  espritModele rapport pfe  esprit
Modele rapport pfe esprit
 
Liste mini pro 3 em3
Liste mini pro 3 em3Liste mini pro 3 em3
Liste mini pro 3 em3
 
Ex transfert 3_em _2010_11_
Ex transfert 3_em _2010_11_Ex transfert 3_em _2010_11_
Ex transfert 3_em _2010_11_
 
Rattrapage transfert 3_em _2010_11
Rattrapage transfert 3_em _2010_11Rattrapage transfert 3_em _2010_11
Rattrapage transfert 3_em _2010_11
 
Exercices révision 3_em
Exercices révision 3_emExercices révision 3_em
Exercices révision 3_em
 
Mmc
MmcMmc
Mmc
 
Avis 3 em mp-gm
Avis 3 em   mp-gmAvis 3 em   mp-gm
Avis 3 em mp-gm
 
Votre carte jamiati
Votre carte jamiatiVotre carte jamiati
Votre carte jamiati
 

Logique

  • 1. Système logique [Tapez le sous-titre du document] Ben Baba Meriam 3EM3 G1 2011/2012
  • 2. I. Introduction générale : Il existe deux grands types de fonctions logiques :  les fonctions logiques « combinatoires », bases du calcul booléen, qui résultent de l'analyse combinatoire des variations des grandeurs d'entrées uniquement.  les fonctions logiques « séquentielles » ou bascules, qui résultent de l'association de plusieurs fonctions logiques « combinatoires » et qui supposent l'existence d'une "horloge" qui donne le tempo; les valeurs de sorties dépendent non seulement des valeurs d'entrée, mais aussi de l'instant ou elles sont mesurées (avant ou après la synchronisation par l'horloge). 1. les fonctions logiques combinatoires : La résolution des problèmes de logique combinatoire induit de connaître l'algèbre de Boole. Cet algèbre permet de traduire des signaux en expressions mathématiques en remplaçant chaque signal élémentaire par des variables logiques et leur traitement par des fonctions logiques. Ces fonctions seront appelées fonctions combinatoires et l'étude de la logique combinatoire nous conduira à réaliser des codeurs, des transcodeurs et même des circuits arithmétiques. Une fois assemblées, ces fonctions combinatoires simples donneront naissances à des circuits réalisant des opérations très complexes utilisées dans l'élaboration des processeurs, DSP, ASIC, FPGA... 2. les fonctions logiques séquentielles : Un système est dit séquentiel si à une même combinaison des variables d’entrée peut correspondre plusieurs combinaisons différentes des variables de sortie. La combinaison des variables de sortie dépend des entrées mais également de l’état antérieur des variables de sortie ou d’un signal de synchronisation. Autrement dit dans un système séquentiel, la sortie à un instant donné t dépend des entrées à l’instant t mais aussi des entrées et sorties aux instants précédents (instant t-1). C’est ce que l’on appelle « l’effet MEMOIRE » l’élément de base d’un système séquentiel est la bascule.  La bascule RS asynchrone : 2
  • 3. L'entrée S (set) commande l'activation de la sortie Q par un niveau bas. L'entrée R (reset) commande la désactivation de la sortie Q par un niveau bas. L'effet " mémoire " se manifeste quand R et S ne sont plus actifs. La sortie conserve son état antécédent. On peut symboliser cette fonction par la représentation de principe suivante : Les entrées actives sur un 0 logique comporte un petit rond dans la symbolisation.  La bascule RS synchrone : Cette symbolisation indique des entrées R et S actives sur 1 logique et un horloge active sur front montant. Les entrées R et S sont des entrées synchrones prises en compte seulement au voisinage du front actif de l'horloge. L'activation simultanée de R et S est absurde et l'état de la sortie est indéterminé dans le principe.  Bascule JK synchrone  Bascule D synchrone NB : Les bascules peuvent comporter des entrées synchrones et asynchrones. Les entrées asynchrones sont alors prioritaires sur les entrées synchrones Les bascules constituent des cellules mémoires élémentaires capables de mémoriser un seul bit par élément  Les registres 3
  • 4. Un registre est une association de bascules identiques qui permet de mémoriser un mot binaire. La taille du registre correspond au nombre de bascules et au nombre de bits que peut mémoriser le registre. Le contenu du registre est le mot mémorisé.  Les compteurs : Un compteur est un registre dont le contenu évolue à chaque top de l'horloge. Cette évolution se fait selon le code binaire naturel pour un compteur binaire. II. Manipulation 1 : Porte logique : 1. Contrôle de chauffage : Un dispositif de chauffage industriel est contrôlé par trois détecteurs de seuil de Température a, b et c. Il faut au moins que deux détecteurs sur trois indiquent un niveau haut pour que l’information soit validée sur la sortie S1. On obtient la table de vérité de S1 en fonction des entrées suivante : a b c S1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 Ensuite on détermine l'expression de S1 par la méthode graphique (tableau de Karnaugh) ab 00 01 11 10 0 0 0 1 0 c 1 0 1 1 1 S= ab+ac+bc 4
  • 5. Et le schéma logique de S1 réaliser sur ISIS est le suivant : 2. Demi -additionneur et additionneur complet :  Demi-additionneur : La somme arithmétique en binaire des différentes combinaisons possibles est donnée par le tableau suivant : a b a+b 0 0 0 0 1 1 1 0 1 1 1 0 Ou bien : a b Somme Retenu 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 Concernant les portes logique pour la somme c’est un ou exclusive et pour le retenu c’est un porte and. Donc les équations de sortie R et S :  S= =  R= . 5
  • 6. S R La simulation sur ISIS nous donne le shema suivant :  Additionneur complet : La table de vérité suivante : S= Cin xor a xor b est : Cin a b S Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 6
  • 7. 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Equations de sortie de S et Cout S= S= S= = C out = C out = C out = Et le schéma logique de R et S : On peut déduire que la différence entre un demi-additionneur et un additionneur complet : Un additionneur complet c’est deux demi –additionneur en série. III. Manipulation 2 : Logique séquentielle : 1. Bascules RS : a) Bascule RS utilisant des portes NOR : Soit le montage électrique suivant: 7
  • 8. On réalise se dernier sur ISIS pour obtenir se montage : Apres la representation sur ISIS on a a remplir cette table de verite : R S D1 D2 0 1 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 0 1 0 0 1  On déduit que la bascule RS est une fonction mémoire. Cette fonction mémoire est réalisée par un opérateur logique qui peut stocker une information jusqu'à ce que 8
  • 9. cette information soit effacée par une autre information. L'opération de stockage d'information s'appelle "SET" (Mise à un) l'opération d'effacement s'appelle "RESET " (Mise à zéro). b) Bascule RS utilisant des portes NAND: Soit le montage électrique suivant: Sur ISIS on obtient le schéma électrique suivant : Le tableau est : 9
  • 10. R S D1 D2 0 1 1 0 0 0 1 1 1 0 0 1 0 0 1 1 0 1 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 0 1  On déduit que la bascule RS on utilisant des porte NAND joue le rôle d’un interrupteur. c) Bascules RS synchronisable : Soit le montage électrique suivant: Sur ISIS est le suivant : 10
  • 11. La table de verite correspondante est la suivante : R S T D1 D2 0 0 1 0 1 0 0 0 0 1 0 1 1 1 0 0 1 0 1 0 1 0 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 0 On remarque que le circuit se comporte comme une bascule RS quand T=1 et quand R=S=1 on a la condition d’instabilité. 2) Compteur-décompteur asynchrone: Soit le schéma ci-dessous d'un compteur asynchrone Modulo 8 : On se référant au data sheet relative au 74HC107 comme l’indique la figure suivante : 11
  • 12. Sur ISIS est le suivant : On obtient la table de vérité ci-dessous : D1(2 2) D2(21) D3(20) 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 Ensuite on prend ensuite pour les LED les sorties complémentées Q à la place des sorties Q donc on aura : 12
  • 13. D1(2 2) D2(21) D3(20) 0 1 1 1 1 0 0 0 2 0 0 1 3 0 1 0 4 0 1 1 5 1 0 0 6 1 0 1 7 1 1 1 Maintenant on remplace les LED de sorties par l’afficheur 7 segments a cathode commune et on utilise le décodeur bcd/7seg 4511 13
  • 14. 3) Compteur –décompteur synchrone : On realise le montage d’un compteur synchrone Modulo 5 à l'aide de bascules JK (74107) sur ISIS Se shema nous permet de remplir le tableau suivant on variant a chaque fois les etats des entrees comme l’indique la table suivante : impulsion Q2(n) Q1(n) Q0(n) Q2(n+1) Q1(n+1) Q0(n+1) 0 0 0 0 0 0 1 1 0 0 1 0 1 0 2 0 1 0 0 1 1 3 0 1 1 1 0 0 4 1 0 0 0 0 0 IV. Conclusion : Ce TP nous a appris des concepts relatifs aux Systèmes Logiques , ainsi on a pu se familiariser avec les notions de bases ainsi que differencier entre la logique combinatoire (les porte logique et leur fonction) et la logique sequentielle ( les bascules). 14