SlideShare une entreprise Scribd logo
1  sur  243
Architecture des ordinateurs 1
ISET MAHDIA
Architecture des ordinateurs
Elaboré par: ABIDA Mounir
BEN HMED Afef
Architecture des ordinateurs 2
Positionnement du cours
Capteur Conditionnement Amplificateur
Traitement
de l’information
C.A.N.
R, I,
C, L,
F…
U U Mot binaire
Capteur
Electronique Acquisition
données
Informatique
d’instrumentation
φ
Architecture des ordinateurs 3
Définition
Informatique = Information + Automatique
Ce terme a été introduit en France. Il est très
répandu dans le monde à part dans les pays anglo-
saxons où le terme dominant est computer science.
Informatique = Théories et des supports physiques
Système Informatique = Software+hardware
Architecture des ordinateurs 4
Objectifs du cours
 Comprendre la structure matérielle d’un ordinateur
 Savoir choisir un ordinateur en fonction d’un besoin
Architecture des ordinateurs 5
Plan
Architecture des ordinateurs 6
Architecture des ordinateurs 7
I. Généralités
I.1 Définitions
I.2 Représentation de l’information
I.3 Codage de l’information
I.4 Traitement de l’information
Architecture des ordinateurs 8
I. Généralités
I.1 Définitions
 Architecture d’un système :
Représente l’organisation des différentes unités d’un
système et leurs interconnexions.
 Ordinateur :
Machine automatique de traitement de l’information
Obéit à un programme formé par des suites
d’opérations logiques et arithmétiques
Architecture des ordinateurs 9
I. Généralités
Pascaline
1642 1854
Algèbre
de Boole
1938
Shannon
BInary digiT
Z3
1904
Tube à vide
1943
Mark I
1947
Transistor
1945
ENIAC
1958
Circuit
Intégré
1960
IBM 7000
1971
Intel 4004
1981
IBM PC
1976
Apple I
1ière génération 2ième génération 3ième génération
I.1 Définitions
Architecture des ordinateurs 10
I. Généralités
I.1 Définitions
I.2 Représentation de l’information
I.3 Codage de l’information
I.4 Traitement de l’information
Architecture des ordinateurs 11
I. Généralités
 Information numérique = information binaire
= 1 bit
 Représentée par 2 niveaux de tension
 Codée par « 0 » logique ou « 1 » logique
 Différents codages pour représenter une information
(binaire naturel, complément à 2, BCD, etc…)
001101101
I.2 Représentation de l’information
Architecture des ordinateurs 12
I. Généralités
 Numération
Nbase b
Poids du chiffre bn b2 b1 b0
Rang du chiffre n 2 1 0
I.2 Représentation de l’information
Architecture des ordinateurs 13
I. Généralités
 Conversion Binaire → Décimal
On additionne les poids associés à chaque symbole
Exemple : ( 1 1 0 0 1 )2
24 23 22 21 20
16 8 4 2 1
= 1+ 8 + 16 = (25)10
I.2 Représentation de l’information
Architecture des ordinateurs 14
I. Généralités
 Conversion Décimal → Binaire
On effectue des divisions successives par 2
Exemple : 55 2
1 27
1 13
1 6
0 3
1 1
2
2
2
2
(55)10 = (110111)2
I.2 Représentation de l’information
Architecture des ordinateurs 15
I. Généralités
 Conversion Hexadécimal → Décimal
On additionne les poids associés à chaque symbole
Exemple : ( B 2 2 )16
162 161 160
256 16 1
= Bx256 + 2x16 + 2x1
= 11x256 + 32 + 2
= (2850)10
 Conversion Décimal → Hexadécimal
On effectue des divisions successives par 16
I.2 Représentation de l’information
Architecture des ordinateurs 16
I. Généralités
 Conversion Binaire → Hexadécimal
On regroupe les bits par quartets et on remplace les
quartets par leur équivalent hexadécimal
Exemple :
( 1011 0010 0010 )2
( B 2 2 )16
 Conversion Hexadécimal → Binaire
On effectue l’opération inverse
I.2 Représentation de l’information
8 4 2 1
8 4 2 1
8 4 2 1
Architecture des ordinateurs 17
I. Généralités
I.1 Définitions
I.2 Représentation de l’information
I.3 Codage de l’information
I.4 Traitement de l’information
Architecture des ordinateurs 18
I. Généralités
 Les informations directement traitées par un
ordinateurs sont :
des données :
 entiers : naturels et relatifs
 flottants : nombres réels
 caractères
des instructions :
leur codage est spécifique à un processeur
I.3 Codage de l’information
Architecture des ordinateurs 19
I. Généralités
 Codage des entiers naturels :
Binaire naturel
BCD : Remplacer chaque chiffre d’un nombre décimal par
son équivalent binaire
 Codage des entiers relatifs :
Complément à 2 :
x est le complément à 1
(-x)C2 = x +1
Bit de poids fort = bit de signe
I.3 Codage de l’information
Architecture des ordinateurs 20
I. Généralités
 Codage des caractères :
ASCII
I.3 Codage de l’information
Caractères spéciaux
Chiffres
Lettres
Architecture des ordinateurs 21
I. Généralités
 Notations
1 kilo = 210 = 1024
1 Méga = 220 = 1 048 476
1 octet = 8 bits
1 ko = 1024 octets = 8192 bits
1 Mo = 210 ko = 1024 ko = 8 388 608 bits
I.3 Codage de l’information
Architecture des ordinateurs 22
I. Généralités
 Exemple : Codage d’une image
Image matricielle = matrice de points élémentaires
= PIcture ELement = pixel
Chaque pixel est codé en binaire sur un certains
nombre de bits
I.3 Codage de l’information
Architecture des ordinateurs 23
I. Généralités
 Image noir et blanc :
Chaque pixel est codé sur 1 bit : 0 = blanc
1 = noir
0 0 0 0 0 0
0 0 0 0 0 0
0 0 0 0 0 0
0
0 0 0 0
0
1 1 1 1
1 1
1
1 1 1
1
1
36 bits
303 pixels
303 pixels
303 x 303 x 1 bit = 91809 bits
I.3 Codage de l’information
Architecture des ordinateurs 24
I. Généralités
 Image Niveaux de gris
Chaque pixel est codé sur plusieurs bits
Si on code sur 8 bits = 1 pixel = 1 octet
303 pixels
303 pixels
303 x 303 x 1 octet = 91809 octets
= 734 472 bits
I.3 Codage de l’information
Architecture des ordinateurs 25
I. Généralités
 Image couleur 24 bits
Code RVB = Rouge, Vert, Bleu
Chaque couleur est codée sur 8 bits
La couleur du pixel est l’association des 3 couleurs
Chaque pixel est codé sur 24 bits (true color)
303 pixels
303 pixels
303 x 303 x 3 octets = 275 424 octets
= 2 203 392 bits
I.3 Codage de l’information
Architecture des ordinateurs 26
I. Généralités
I.1 Définitions
I.2 Représentation de l’information
I.3 Codage de l’information
I.4 Traitement de l’information
Architecture des ordinateurs 27
I. Généralités
 Arithmétique
Addition
Soustraction
Multiplication
Division
I.4 Traitement de l’information
0
+ 0
0
0
+ 1
1
1
+ 1
10
Retenue
A-B = A + (B)C2
A x B = A+A+A+A+…+A
B fois
A : B = c
avec c : nombre entier de soustraction de B dans A
Architecture des ordinateurs 28
 Un mot de n bits est une suite (ai)0i n-1
a0 est le bit de poids faible
an-1 est le bit de poids fort
 Notation hexadécimale :
Manière simplifiée d’écrire les mots binaires
4 bits = 1 digit hexadécimal
Exemple : 0100 1011 0101 1111 = 0x4b5f
I. Généralités
Architecture des ordinateurs 29
Entiers naturels
 Soient B un entier 2 et N un entier 1
 Tout entier p compris entre 0 et BN-1 s’écrit de
façon unique sous la forme :
où les di sont entre 0 et B-1
 La décomposition de p en base B est :
P = dN-1 … d2d1d0




1
0
N
i
i
iB
d
p
I. Généralités
Architecture des ordinateurs 30
Entiers relatifs
 Quatre représentations (au moins) :
Signe – Valeur absolue
Complément à 1
Complément à 2
Excédent à 2N-1
 Représentation symétrique ?
Problème lié au zéro
I. Généralités
Architecture des ordinateurs 31
Complément à 2
 Sur N bits, on peut représenter 2N nombres
différents. On choisi de représenter les nombres
compris entre
-2N-1 et 2N-1-1.
 La représentation des entiers positifs est identique à
celle des entiers naturels.
 La représentation d’un entier négatif p est la
représentation en naturel de l’entier p+2N (Excédent
à 2N)
I. Généralités
Architecture des ordinateurs 32
Intérêts du complément à 2
 Signe + valeur absolue nécessite 2 algorithme pour
les additions.
 Complément à 2 : un seul algorithme
 On voit le signe (0 positif 1 négatif)
 Pour une suite d’opérations dont le résultat théorique
est représentable, même si il y a des dépassements
de capacité intermédiaires, le résultat final est correct.
I. Généralités
Architecture des ordinateurs 33
Exemples de numérations
binaire position Signe || comp. à 1 à 2 exed. à 4 à 3
000 0 0 0 0 -4 -3
001 1 1 1 1 -3 -2
010 2 2 2 2 -2 -1
011 3 3 3 3 -1 0
100 4 -0 -3 -4 0 1
101 5 -1 -2 -3 1 2
110 6 -2 -1 -2 2 3
111 7 -3 -0 -1 3 4
I. Généralités
Architecture des ordinateurs 34
Notation BCD
 But : travailler directement en base 10
 Applications de gestion, beaucoup d’E/S
 Exemple : 35268 est représenté en BCD par : 0011
0101 0010 0110 1000
 Inconvénients :
Opérations arithmétiques plus compliquées
Demande plus de mémoire
I. Généralités
Architecture des ordinateurs 35
Les flottants
 Forme mantisse et exposant :
x = m  B e
zéro
Nombres positifs
représentables
Nombres négatifs
représentables
underflow overflow
overflow
I. Généralités
Architecture des ordinateurs 36
La norme IEEE 754
 Simple précision :
s e = exposant f = mantisse (partie fractionnaire de la)
0
22
23
30
31
Suite de la partie fractionnaire de la mantisse
f = mantisse (partie fractionnaire)
s e = exposant
31 30 20 0
0
31
Double précision
:
I. Généralités
I. Généralités
Architecture des ordinateurs 37
Interprétation des champs
nom exposant Partie frac. valeur
normalisé emin<e<emax f qque (-1)s  1.f  2e
dénormalisé e = emin f  0 (-1)s  0.f  2e
zéro e = emin f = 0 +/- 0
infini e = emax f = 0 +/- 
NaN e = emax f  0 NaN
I. Généralités
Architecture des ordinateurs 38
I. Généralités
 Logique
Combinatoire : la sortie des fonctions réalisées dépend
d’une combinaison des entrées
Utilisation de portes logiques élémentaires
Réalisation de MUX, ADD, Codeur, Décodeur, etc…
Séquentielle : la sortie des fonctions réalisées dépend
d’une combinaison des entrées et de l’état de la sortie
Utilisation de bascules
Réalisation de compteur, registre, séquenceur, etc…
I.4 Traitement de l’information
Architecture des ordinateurs 39
I. Généralités
 Exemple
I.4 Traitement de l’information
Architecture des ordinateurs 40
Architecture des ordinateurs 41
II. Architecture de base
II.1 Modèle de von Neumann et modèle de Harvard
II.2 Microprocesseur
II.3 Mémoire principale
II.4 Interface E/S
II.5 Les bus
II.6 Le décodage d’adresses
Architecture des ordinateurs 42
II. Architecture de base
 Système minimum de traitement programmé de
l’information
Une machine universelle contrôlée par un programme
Des instructions, sous format binaire, stockées en
mémoire
Programme et données dans la même mémoire
Rupture de séquence possible
II.1 Modèle de von Neumann
Architecture des ordinateurs 43
II. Architecture de base
II.1 Modèle de von Neumann
Interface E/S
Microprocesseur
Mémoire
Principale
Architecture des ordinateurs 44
II. Architecture de base
II.2 Modèle de Harvard
Interface E/S
Microprocesseur
RAM ROM
Architecture des ordinateurs 45
II. Architecture de base
II.1 Modèle de von Neumann et modèle de Harvard
II.2 Microprocesseur
II.3 Mémoire principale
II.4 Interface E/S
II.5 Les bus
II.6 Le décodage d’adresses
Architecture des ordinateurs 46
II. Architecture de base
Architecture des ordinateurs 47
II. Architecture de base
Architecture des ordinateurs 48
II. Architecture de base
 Circuit intégré numérique complexe.
 Intégration sur une puce de l’unité
de commande et de l’UAL
 Capable d'interpréter et d'exécuter
les instructions d'un programme
 Caractéristiques du up :
 Vitesse horloge
 Nbre instructions/s
 Taille des données…
II.2 Microprocesseur
Microprocesseur
Architecture des ordinateurs 49
II. Architecture de base
II.1 Modèle de von Neumann
II.2 Microprocesseur
II.3 Mémoire principale
II.4 Interface E/S
II.5 Les bus
II.6 Le décodage d’adresses
Architecture des ordinateurs 50
II. Architecture de base
Mémoire
Principale
 Contient :
 les programmes
 Les données
 Composée :
 Mémoire vive (RAM)
Lecture/écriture
données
 Mémoire morte (ROM)
Lecture
programme
II.3 Mémoire principale
Architecture des ordinateurs 51
II. Architecture de base
II.1 Modèle de von Neumann
II.2 Microprocesseur
II.3 Mémoire principale
II.4 Interface E/S
II.5 Les bus
II.6 Le décodage d’adresses
Architecture des ordinateurs 52
II. Architecture de base
II.4 Interface E/S
 Passerelle vers le monde
extérieur
 Assure la communication entre
le microprocesseur et les
périphériques
Interface E/S
Architecture des ordinateurs 53
II. Architecture de base
II.1 Modèle de von Neumann
II.2 Microprocesseur
II.3 Mémoire principale
II.4 Interface E/S
II.5 Les bus
II.6 Le décodage d’adresses
Architecture des ordinateurs 54
II. Architecture de base
Interface E/S
Microprocesseur
Mémoire
Principale
Ces éléments vont communiquer entre eux par
l ’intermédiaire de 3 BUS
II.5 Les bus
Architecture des ordinateurs 55
II. Architecture de base
 Bus :
Ensemble de fils qui assure la transmission du même
type d’information
Interconnecte les différents sous-système
Lien de communication partagé
II.5 Les bus
Architecture des ordinateurs 56
II. Architecture de base
Interface E/S
Micropro-
-cesseur
Mémoire
Principale
Bus de données
II.5 Les bus
Architecture des ordinateurs 57
II. Architecture de base
 Bus de données
Assure le transfert des informations (données ou
instructions) entre le microprocesseur et son
environnement
Bidirectionnel
Nombre de fils définit la capacité de traitement du up
II.5 Les bus
up périphériques
Architecture des ordinateurs 58
II. Architecture de base
II.5 Les bus
Bus d ’adresses
Interface E/S
Micropro-
-cesseur
Mémoire
Principale
Bus de données
?
Architecture des ordinateurs 59
II. Architecture de base
 Bus d ’adresses :
Ensemble de fils sur lesquels le microprocesseur fournit
l ’adresse du périphérique sélectionné
Unidirectionnel
Nombre de fils définit l’espace adressable par le up
 espace adressable = 2n avec n:nbre de fils
II.5 Les bus
up périphériques
Architecture des ordinateurs 60
II. Architecture de base
Bus de commande
Interface E/S
Micropro-
-cesseur
Mémoire
Principale
Bus d ’adresses
Bus de données
II.5 Les bus
Architecture des ordinateurs 61
II. Architecture de base
 Bus de commande
Assure la synchronisation des flux d'informations sur
les bus de données et d’adresses.
Le CPU indique ce qu ’il est en train de faire.
Ce bus véhicule des signaux relatifs aux interruptions,
commande de lecture/écriture, etc...
II.5 Les bus
Architecture des ordinateurs 62
II. Architecture de base
II.1 Modèle de von Neumann
II.2 Microprocesseur
II.3 Mémoire principale
II.4 Interface E/S
II.5 Les bus
II.6 Le décodage d’adresses
Architecture des ordinateurs 63
II. Architecture de base
II.5 Le décodage d’adresses
Bus de commande
Interface E/S
Micropro-
-cesseur
Mémoire
Principale
Bus d ’adresses
Bus de données
Dans quels boîtiers vont aller les données ?
Architecture des ordinateurs 64
II. Architecture de base
 Décodeur d’adresses
 Périphériques reliés sur le même bus de données
 Nécessité qu’un seul soit sélectionné à la fois
 Implique :
 Création d’un plan mémoire
 Utilisation d’un décodeur d’adresses
 Création d’entrée de sélection (CE ou CS)
 Existence de l’état haute impédance
II.5 Le décodage d’adresses
Architecture des ordinateurs 65
II. Architecture de base
Bus de commande
Interface E/S
Micropro-
-cesseur
Mémoire
Principale
Bus d ’adresses
Bus de données
Décodeur
d’adresses
II.5 Le décodage d’adresses
Architecture des ordinateurs 66
Système minimum
EXERCICE:
A l ’aide du schéma structurel du système minimum
repérer les différents boîtiers.
colorier
Donner le nom du CPU (rouge)
Donner le nom de la ROM (bleu)
Donner le nom de la RAM (vert)
Donner le nom du circuit I/O (Gris)
Donner le nom du décodeur d ’adresses. (Jaune)
Colorier les 3 Bus et repérer les 3 fils d ’adressage.
Architecture des ordinateurs 67
Système minimum
Architecture des ordinateurs 68
Système minimum
CPU
6809
Eprom
27
64
RAM
6116
PIA
6821
HCT
138
Architecture des ordinateurs 69
II. Architecture de base
$FFFF
$0000
 Plan mémoire
 µP 16 bits d’adresse
 216=65536 octets
= 64 Ko adressable
 @debut = $0000
 @fin = $FFFF
 8 Ko pour le PIA
$1FFF
PIA
 8 Ko pour la RAM
RAM
$2000
$3FFF
 8 Ko pour la ROM2
ROM2
$C000
$DFFF
ROM1
$E000  8 Ko pour la ROM1
II.5 Le décodage d’adresses
Architecture des ordinateurs 70
Architecture des ordinateurs 71
III. Les mémoires
III.1 Principe
III.2 Caractéristiques
III.3 Différents types de mémoire
III.4 Critères de choix
III.5 Hiérarchie mémoire
Architecture des ordinateurs 72
III. Les mémoires
 Généralités
Permet le stockage des informations sous forme
numérique
Les informations stockées sont appelées des données
Elles sont accessibles par l’intermédiaire de leur adresse
III.1 Principe
Architecture des ordinateurs 73
III. Les mémoires
 Applications
 Carte à puce
 Carte mémoire appareil multimédia
 Ordinateur
 Etc…
III.1 Principe
Architecture des ordinateurs 74
III. Les mémoires
III.1 Principe
1
0
0
1 0 0 1 1 0 1 0
Mémoire
A2
A1
A0
D0
D7
Bus d’adresses
Bus de données
Architecture des ordinateurs 75
III. Les mémoires
III.1 Principe
n fils
d’adresses Mémoire
m fils de données
Sélection CS
Commande R/W
Architecture des ordinateurs 76
III. Les mémoires
III.1 Principe
III.2 Caractéristiques
III.3 Différents types de mémoire
III.4 Critères de choix
III.5 Hiérarchie mémoire
Architecture des ordinateurs 77
III. Les mémoires
 Format :
Nombre de bits dans chaque case mémoire
Largeur du mot mémorisable
 Capacité
si : m bits dans chaque cases mémoire
si : 2n cases mémoire
C = m . 2n bits
III.2 Caractéristiques
Architecture des ordinateurs 78
III. Les mémoires
III.2 Caractéristiques
 Temps d’accès
Temps qui s'écoule entre l'instant où a été lancée une
opération de lecture/écriture en mémoire et l'instant où
la première information est disponible sur le bus de
données.
 Temps de cycle
Intervalle minimum qui doit séparer deux demandes
successives de lecture ou d'écriture.
Architecture des ordinateurs 79
III. Les mémoires
III.2 Caractéristiques
 Exemple : cycle de lecture
@x
Dx
Bus @
R/W
CS
Bus D
Tps accès Tps de cycle
Données accessibles
Architecture des ordinateurs 80
III. Les mémoires
III.2 Caractéristiques
 Débit
Nombre maximum d'informations lues ou écrites par
seconde
On parle aussi de bande passante (1/débit)
 Volatilité
Architecture des ordinateurs 81
III. Les mémoires
III.2 Caractéristiques
 Exemple : capacité mémoire
C = 215 . 8 = 262 144 bits
256 k bits
32 768 octets
32 ko
32 768 mots de 8 bits
Bus d’adresses
15 bits
Bus de données
8 bits
/1024
/ 8
Architecture des ordinateurs 82
III. Les mémoires
III.1 Organisation
III.2 Caractéristiques
III.3 Différents types de mémoire
III.4 Critères de choix
III.5 Hiérarchie mémoire
Architecture des ordinateurs 83
III. Les mémoires
III.3 Différents types de mémoire
Mémoire
Vives
Mortes
Architecture des ordinateurs 84
III. Les mémoires
III.3 Différents types de mémoire
 RAM (Random Access Memory)
Mémoire vive
Lecture et écriture possible
Mémoire volatile = perd son contenu lorsqu’elle
n’est plus alimentée
RAM statique ou dynamique
Architecture des ordinateurs 85
III. Les mémoires
III.3 Différents types de mémoire
Mémoire
Vives
Mortes
Statiques Dynamiques
Architecture des ordinateurs 86
III. Les mémoires
III.3 Différents types de mémoire
 RAM statique
Élément mémoire = bascule
 RAM dynamique
Élément mémoire = capacité
 Comparaison
 DRAM : Encombrement plus faible
: coût plus faible
DRAM : Nécessité d’un rafraîchissement
: plus lente
Architecture des ordinateurs 87
III. Les mémoires
III.3 Différents types de mémoire
 Application
SRAM = cache de petite taille et rapide
DRAM = mémoire principale de forte capacité et de
faible coût
Architecture des ordinateurs 88
III. Les mémoires
III.3 Différents types de mémoire
SRAM
Asynchrone Synchrone
Mémoire
Vives
Mortes
Statiques Dynamiques
Architecture des ordinateurs 89
III. Les mémoires
III.3 Différents types de mémoire
 Technologie DRAM
Difficile de maîtriser les temps de propagation
Nécessite de synchroniser les accès mémoire
SDRAM: Synchrone DRAM
Introduction du mode Rafale (BURST)
Architecture des ordinateurs 90
III. Les mémoires
 Synchronous DRAM
Une matrice de cellules mémoires
Un buffer d’Entrée/Sortie
Un bus de données
SDR
Matrice
Mémoire
Buffer
Buffer
Matrice
Mémoire
III.3 Différents types de mémoire
Architecture des ordinateurs 91
III. Les mémoires
 Double Data Rate SRAM
Lecture sur front montant et descendant
Banc mémoire X2
DDR
Matrice
Mémoire
Buffer
Buffer
Matrice
Mémoire
III.3 Différents types de mémoire
Architecture des ordinateurs 92
III. Les mémoires
Buffer
Matrice
Mémoire
 Double Data Rate SRAM II
Vitesse du buffer X2
Banc mémoire X2
DDR-II
Buffer
Matrice
Mémoire
III.3 Différents types de mémoire
Architecture des ordinateurs 93
III. Les mémoires
III.3 Différents types de mémoire
Mémoire
Vives
Mortes
ROM
PROM
EPROM
EEPROM
FLASH
Statiques Dynamiques
SRAM
Asynchrone Synchrone
EDO…
SDRAM
DDR
Architecture des ordinateurs 94
III. Les mémoires
III.3 Différents types de mémoire
 ROM (Read Only Memory)
Mémoire morte
Écriture effectuée par l’intermédiaire d’un
programmateur spécifique
Accessible seulement en Lecture
Mémoire non volatile = conserve son contenu
lorsqu’elle n’est plus alimentée
Architecture des ordinateurs 95
III. Les mémoires
III.3 Différents types de mémoire
 ROM
Point mémoire = diode
Programmation par le constructeur (masque)
Modification impossible
Délai
Architecture des ordinateurs 96
III. Les mémoires
III.3 Différents types de mémoire
adresses
+V
données
1 0 0 0
Architecture des ordinateurs 97
III. Les mémoires
III.3 Différents types de mémoire
 PROM (Programmable ROM)
Point mémoire = fusible
Programmation par l’utilisateur
Modification impossible
Architecture des ordinateurs 98
III. Les mémoires
III.3 Différents types de mémoire
 EPROM (Erasable PROM)
Point mémoire = transistor FAMOS
Programmation par pic de tension
Effaçable entièrement par UV
G
S D
Grille flottante
VPP
GND
Architecture des ordinateurs 99
III. Les mémoires
III.3 Différents types de mémoire
 EEPROM (Electrically EPROM)
Point mémoire = transistor SAMOS
Programmation par pic de tension
Effaçable mot par mot par pic de tension
Comportement d’une RAM non volatile mais très
lente
Architecture des ordinateurs 100
III. Les mémoires
III.3 Différents types de mémoire
 Flash EEPROM
Programmation et effacement in situ ISP
Programmation par mot ou bloc
Temps d'effacement très rapide
Flash NAND ou Flash NOR
Architecture des ordinateurs 101
III. Les mémoires
 Le futur : La MRAM ??
Information = charge magnétique (polarisation e-)
Allie les avantages :
SRAM = rapidité
DRAM = capacité
Flash = permanence
III.3 Différents types de mémoire
Architecture des ordinateurs 102
III. Les mémoires
III.1 Organisation
III.2 Caractéristiques
III.3 Différents types de mémoire
III.4 Critères de choix
III.5 Hiérarchie mémoire
Architecture des ordinateurs 103
III. Les mémoires
 Critères de choix
 Capacité
 Vitesse
 Consommation
 Coût
III.4 Critères de choix
Architecture des ordinateurs 104
III. Les mémoires
III.1 Organisation
III.2 Caractéristiques
III.3 Différents types de mémoire
III.4 Critères de choix
III.5 Hiérarchie mémoire
Architecture des ordinateurs 105
III. Les mémoires
III.5 Hiérarchie mémoire
 Hiérarchie mémoire
vitesse
+
capacité +
Registre
200 octets
1 ns
Cache
1 Mo
5 ns
Mémoire
principale
1 Go
10 ns
Mémoire
de masse
120 Go
10 ms
Architecture des ordinateurs 106
Architecture des ordinateurs 107
IV. Le microprocesseur
IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation
Architecture des ordinateurs 108
IV. Le microprocesseur
 Microprocesseur
Circuit intégré numérique complexe.
Intégration sur une puce de fonctions logiques
combinatoires (logiques et/ou arithmétiques) et
séquentielles (registres, compteur, etc…)
Capable d'interpréter et d'exécuter les instructions d'un
programme.
IV.1 Généralités
Architecture des ordinateurs 109
IV. Le microprocesseur
Concept de microprocesseur créé par la Société Intel
en 1971
1ier microprocesseur = le 4004 :
 unité de calcul 4 bits
 fonctionnant à 108 kHz
 intégration d’environ 2300 transistors.
IV.1 Généralités
Architecture des ordinateurs 110
IV. Le microprocesseur
 Rôle
Il organise l’enchaînement des tâches précisées dans la
mémoire (programme)
Il rythme et synchronise l'exécution de ces tâches
Il gère les informations extérieures au système
Principe de von Neuman
Programme et données dans la même mémoire
Exécution séquentielle des tâches
IV.1 Généralités
Architecture des ordinateurs 111
IV. Le microprocesseur
IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation
Architecture des ordinateurs 112
IV. Le microprocesseur
Bus d’adresses
Bus de données
Données
Programme
up mémoire
H
Unité de
traitement
Unité de
commande
IV.2 Architecture de base
Architecture des ordinateurs 113
IV. Le microprocesseur
 Unité de commande
Séquence le déroulement des instructions
Décode les instructions à exécuter
 Unité de traitement
Regroupe les circuits qui assurent les traitements
nécessaires à l'exécution des instructions
UAL, registre d’état…
IV.2 Architecture de base
Architecture des ordinateurs 114
IV. Le microprocesseur
IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation
Architecture des ordinateurs 115
Objectifs
 Comprendre l’architecture d’une machine von newman.
 Comprendre les étapes de déroulement de l’exécution d’une
instruction.
 Comprendre le principe des différents modes d’adressage.
Architecture des ordinateurs 116
1. Introduction
 Un programme est un ensemble d’instructions exécutées
dans un ordre bien déterminé.
 Un programme est exécuté par un processeur ( machine ).
 Un programme est généralement écrit dans un langage
évolué (Pascal, C, VB, Java, etc.).
 Les instructions qui constituent un programme peuvent être
classifiées en 4 catégories :
 Les Instructions d’affectations : permet de faire le transfert des
données
 Les instructions arithmétiques et logiques.
 Les Instructions de branchement ( conditionnelle et
inconditionnelle )
 Les Instructions d’entrées sorties.
Architecture des ordinateurs 117
117
1. Introduction
 Pour exécuter un programme par une machine, on passe par les
étapes suivantes :
1. Édition : on utilise généralement un éditeur de texte pour écrire un
programme et le sauvegarder dans un fichier.
2. Compilation : un compilateur est un programme qui convertit le code
source ( programme écrit dans un langage donné ) en un programme écrit
dans un langage machine ( binaire ). Une instruction en langage évolué
peut être traduite en plusieurs instructions machine.
3. Chargement : charger le programme en langage machine dans mémoire
afin de l’exécuter .
Architecture des ordinateurs 118
• Comment s’exécute un programme dans la machine ?
• Pour comprendre le mécanisme d’exécution d’un programme
 il faut comprendre le mécanisme de l’exécution d’une
instruction .
• Pour comprendre le mécanisme de l’exécution d’une
instruction  il faut connaître l’architecture de la machine (
processeur ) sur la quelle va s’exécuter cette instruction.
Architecture des ordinateurs 119
119
2. Architecture matérielle d’une machine ( architecture de
Von Neumann )
L’architecture de Von Neumann est composée :
• D’une mémoire centrale,
• D’une unité centrale UC , CPU (Central Processing Unit), processeur ,
microprocesseur.
•D’un ensemble de dispositifs d’entrées sorties pour communiquer avec
l’extérieur.
•Cette architecture est la base des architectures des ordinateurs.
Mémoire
Centrale
UC
Processeur
entrées
sorties
Architecture des ordinateurs 120
120
2.1 La mémoire centrale
 La mémoire centrale (MC) représente l’espace de travail de
l’ordinateur .
 C’est l’organe principal de rangement des informations utilisées par le
processeur.
 Dans un ordinateur pour exécuter un programme il faut le charger (
copier ) dans la mémoire centrale .
 Le temps d’accès à la mémoire centrale et sa capacité sont deux
éléments qui influent sur le temps d’exécution d’un programme (
performances d’une machine ).
Architecture des ordinateurs 121
121
0001100
0011100
0111100
0001100
0001100
0000
0001
0002
…….
…….
……..
FFFF
Une adresse
Contenu d’une case
(un mot)mémoire
•La mémoire centrale peut être vu
comme un large vecteur ( tableau ) de
mots ou octets.
•Un mot mémoire stocke une information
sur n bits.
•Chaque mot possède sa propre adresse.
•La mémoire peut contenir des
programmes et les données utilisées par
les programmes.
Architecture des ordinateurs 122
Structure d’un programme en MC
Partie données
( variables )
Partie instructions
………….
……….
}
11100001
11100001
11000001
11100001
11000001
11110000
1111111
1000000
0000000
Addition
Soustraction
Architecture des ordinateurs 123
2.2 L’Unité Centrale ( UC)
 L’unité centrale (appelée aussi processeur , microprocesseur)
à pour rôle d’exécuter les programmes.
 L’UC est composée d’une unité arithmétique et logique (UAL)
et d’une unité de contrôle.
- L’unité arithmétique et logique réalise les opérations élémentaires
(addition, soustraction, multiplication, . . .) .
- L’unité de commande contrôle les opérations sur la mémoire
(lecture/écriture) et les opérations à réaliser par l’UAL selon
l’instruction en cours d’exécution.
Architecture des ordinateurs 124
Architecture matérielle d’une machine Von Neumann
UC
Architecture des ordinateurs 125
2.2.1 L’UAL
 L’unité arithmétique et logique réalise une opération élémentaire
(addition, ,soustraction, multiplication, . . .).
 L’UAL regroupe les circuits qui assurent les fonctions logiques
et arithmétiques de bases ( ET,OU,ADD,SUS,…..).
 L’UAL comporte un registre accumulateur ( ACC ) : c’est un
registre de travail qui sert a stocker un opérande (données )au
début d’une opération et le résultat à la fin.
Architecture des ordinateurs 126
 L’UAL comporte aussi un registre d’état : Ce registre nous
indique l’état du déroulement de l’opération .
 Ce registre est composé d’un ensemble de bits. Ces bits
s’appels indicateurs (drapeaux ou flags).
 Ces indicateurs sont mis à jours ( modifiés )après la fin de
l’exécution d’une opération dans l’UAL.
 Les principeaux indicateurs sont :
 Retenue : ce bit est mis à 1 si l’opération génère une retenue.
 Signe :ce bit est mis à 1 si l’opération génère un résultat négative.
 Débordement :ce bit est mis à 1 s’il y a un débordement.
 Zero : ce bit est mis à 1 si le résultat de l’opération est nul.
Architecture des ordinateurs 127
127
Schéma d’une UAL
Architecture des ordinateurs 128
128
2.2.2 Unité de contrôle
 Le rôle de l'unité de contrôle (ou unité de commande ) est de :
 coordonner le travail de toutes les autres unités ( UAL ,
mémoire,…. )
 et d'assurer la synchronisation de l'ensemble.
 Elle assure :
 la recherche ( lecture ) de l’instruction et des données à partir de la
mémoire,
 le décodage de l’instruction et l’exécution de l’instruction en cours
 et prépare l’instruction suivante.
Architecture des ordinateurs 129
129
 L’unité de contrôle comporte :
 Un registre instruction (RI) : contient l’instruction en cours
d’exécution. Chaque instruction est décoder selon sont code
opération grâce à un décodeur.
 Un registre qui s’appel compteur ordinal (CO) ou le compteur de
programme (CP ) : contient l’adresse de la prochaine instruction à
exécuter (pointe vers la prochaine instruction à exécuter ).
Initialement il contient l’adresse de le première instruction du
programme à exécuter.
 Un séquenceur : il organise ( synchronise ) l’exécution des
instruction selon le rythme de l’horloge, il génère les signaux
nécessaires pour exécuter une instruction.
Architecture des ordinateurs 130
130
Schéma d’une UC
Architecture des ordinateurs 131
131
Schéma détaillé d’une machine
UC
Architecture des ordinateurs 132
132
Remarque
 Le microprocesseur peut contenir d’autres registres autre que
CO,RI et ACC.
 Ces registres sont considérés comme une mémoire interne (
registre de travail ) du microprocesseur.
 Ces registres sont plus rapide que la mémoire centrale , mais le
nombre de ces registre est limité.
 Généralement ces registres sont utilisés pour sauvegarder les
données avant d’exécuter une opération.
 Généralement la taille d’un registre de travail est égale à la taille
d’un mot mémoire
Architecture des ordinateurs 133
133
Une machine avec des registres de travail
registres
Architecture des ordinateurs 134
134
3.Jeu d’instructions
 Chaque microprocesseur possède un certain nombre limité
d’instructions qu’il peut exécuter. Ces instructions s’appelles jeu
d’instructions.
 Le jeu d’instructions décrit l’ensemble des opérations élémentaires
que le microprocesseur peut exécuter.
 Les instructions peuvent être classifiées en 4 catégories :
 Instruction d’affectation : elle permet de faire le transfert des données
entre les registres et la mémoire
Écriture : registre  mémoire
Lecture : mémoire  registre
 Les instructions arithmétiques et logiques ( ET , OU , ADD,….)
 Instructions de branchement ( conditionnelle et inconditionnelle )
 Instructions d’entrées sorties.
Architecture des ordinateurs 135
135
3.1 Codage d’une instruction
 Les instructions et leurs opérandes ( données ) sont stocké dans la
mémoire.
 La taille d’une instruction ( nombre de bits nécessaires pour la
représenter en mémoire ) dépend du type de l’instruction et du type de
l’opérande.
 L’instruction est découpée en deux parties :
 Code opération ( code instruction ) : un code sur N bits qui indique quelle
instruction.
 La champs opérande : qui contient la donnée ou la référence ( adresse ) à
la donnée.
Code opération Opérande
•Le format d’une instruction peut ne pas être le même pour toutes les
instructions.
•Le champs opérande peut être découpé à sont tours en plusieurs champs
N bits K bits
Architecture des ordinateurs 136
136
Machine à 3 adresses
 Dans ce type de machine pour chaque instruction il faut
préciser :
 l’adresse du premier opérande
 du deuxième opérande
 et l’emplacement du résultat
Code opération Opérande1 Opérande2 Résultat
Exemple :
ADD A,B,C ( CB+C )
•Dans ce type de machine la taille de l’instruction est grand .
• Pratiquement il n’existent pas de machine de ce type.
Architecture des ordinateurs 137
137
Machine à 2 adresses
 Dans de type de machine pour chaque instruction il faut
préciser :
 l’adresse du premier opérande
 du deuxième opérande ,
 l’adresse de résultat est implicitement l’adresse du deuxième
opérande .
Code opération Opérande1 Opérande2
Exemple :
ADD A,B ( BA +B )
Architecture des ordinateurs 138
138
Machine à 1 adresses
 Dans de type de machine pour chaque instruction il faut
préciser uniquement l’adresse du deuxième opérande.
 Le premier opérande existe dans le registre accumulateur.
 Le résultat est mis dans le registre accumulateur.
Code opération Opérande2
Exemple :
ADD A ( ACC(ACC) + A )
Ce type de machine est le plus utilisé.
Architecture des ordinateurs 139
139
4. Mode d’adressage
 La champs opérande contient la donnée ou la référence (
adresse ) à la donnée.
 Le mode d’adressage définit la manière dont le
microprocesseur va accéder à l’opérande.
 Le code opération de l’instruction comportent un ensemble de
bits pour indiquer le mode d’adressage.
 Les modes d’adressage les plus utilités sont :
 Immédiat
 Direct
 Indirect
 Indexé
 relatif
Architecture des ordinateurs 140
140
4.1 Adressage immédiat
 L’opérande existent dans le champs adresse de l’instruction
Code opération Opérande
Exemple :
ADD 150
Cette commande va avoir l’effet suivant : ACC(ACC)+ 150
Si le registre accumulateur contient la valeur 200 alors
après l’exécution son contenu sera égale à 350
ADD 150
Architecture des ordinateurs 141
141
4.2 Adressage direct
 Le champs opérande de l’instruction contient l’adresse de
l’opérande ( emplacement en mémoire )
 Pour réaliser l’opération il faut le récupérer ( lire ) l’opérande à
partir de la mémoire. ACC  (ACC)+ (ADR)
ADD 150
30
Exemple :
On suppose que l’accumulateur
continent la valeur 20 .
A la fin de l’exécution nous
allons avoir la valeur 50 ( 20 +
30 ) 150
Architecture des ordinateurs 142
142
4.3 Adressage indirect
 La champs adresse contient l’adresse de
l’adresse de l’opérande.
 Pour réaliser l’opération il faut :
 Récupérer l’adresse de l’opérande à partir de la
mémoire.
 Par la suite il faut chercher l’opérande à partir de
la mémoire.
ACC (ACC)+ ((ADR))
 Exemple :
 Initialement l’accumulateur contient la
valeur 20
 Il faut récupérer l’adresse de l’adresse
(150).
 Récupérer l’adresse de l’opérande à partir
de l’adresse 150 ( la valeur 200 )
 Récupérer la valeur de l’opérande à partir
de l’adresse 200 ( la valeur 40 )
Additionner la valeur 40 avec le contenu de
l’accumulateur (20) et nous allons avoir la
valeur 60
ADD 150
200
40
150
200
Architecture des ordinateurs 143
143
4.4 Adressage indexé
 L’adresse effectif de l’opérande est relatif à une zone mémoire.
 L’dresse de cette zone se trouve dans un registre spécial (
registre indexe ).
 Adresse opérande = ADR + (X)
ADD 150
30
50
Registre d’indexe
+
Remarque : si ADR ne contient pas une valeur
immédiate alors
Adresse opérande = (ADR )+ (X)
200
Architecture des ordinateurs 144
144
4.5 Adressage relatif
 L’adresse effectif de l’opérande est relatif a une zone mémoire.
 L’dresse de cette zone se trouve dans un registre spécial ( registre de
base ).
 Ce mode d’adressage est utilisée pour les instructions de branchement.
Adresse = ADR + (base)
BR 150
ADD
100
Registre de base
+
250
Architecture des ordinateurs 145
145
5. Cycle d’exécution d’une instruction
 Le traitement d’une instruction est décomposé en trois phases
:
 Phase 1 : rechercher l’instruction à traiter et décodage
 Phase 2 : rechercher de l’opérande et exécution de l’instruction
 Phase 3 : passer à l’instruction suivante
 Chaque phase comporte un certain nombre d’opérations
élémentaires ( microcommandes ) exécutées dans un ordre
bien précis ( elle sont générées par le séquenceur ).
 La phase 1 et 3 ne change pas pour l’ensemble des
instructions , par contre la phase 2 change selon l’instruction
et le mode d’adressage
Architecture des ordinateurs 146
146
 Exemple1 : déroulement de l’instruction d’addition en mode
immédiat ACC(ACC)+ Valeur
 Phase 1 : ( rechercher l’instruction à traiter )
Mettre le contenu du CO dans le registre RAM RAM (CO)
 Commande de lecture à partir de la mémoire
Transfert du contenu du RIM dans le registre RI RI (RIM)
Analyse et décodage
 Phase 2 : (traitement )
Transfert de l ’opérande dans l’UAL UAL  (RI).ADR
Commande de l’exécution de l’opération ( addition )
 Phase 3 : ( passer à l’instruction suivante )
 CO  (CO )+ 1
Architecture des ordinateurs 147
147
 Exemple 2 : déroulement de l’instruction d’addition en mode direct
ACC(ACC)+ (ADR)
 Phase 1 : ( rechercher l’instruction à traiter )
Mettre le contenu du CO dans le registre RAM RAM (CO)
 Commande de lecture à partir de la mémoire
Transfert du contenu du RIM dans le registre RI RI (RIM)
Analyse et décodage
 Phase 2 : ( décodage et traitement )
Transfert de l’adresse de l ’opérande dans le RAM RAM (RI).ADR
Commande de lecture
Transfert du contenu du RIM vers l’UAL UAL (RIM)
Commande de l’exécution de l’opération ( addition )
 Phase 3 : ( passer à l’instruction suivante )
• CO  (CO )+ 1
Architecture des ordinateurs 148
148
 Exemple 3 : Déroulement de l’instruction d’addition en mode
indirect ACC(ACC)+ ((ADR))
 Phase 1 : ( rechercher l’instruction à traiter )
Mettre le contenu du CO dans le registre RAM RAM (CO)
 Commande de lecture à partir de la mémoire
Transfert du contenu du RIM dans le registre RI RI (RIM)
Analyse et décodage
 Phase 2 : ( décodage et traitement )
Transfert de l’adresse de l ’opérande dans le RAM  (RI).ADR
Commande de lecture /* récupérer l’adresse */
Transfert du contenu du RIM vers le RAM RAM(RIM)
Commande de lecture /* récupérer l’opérande */
Transfert du contenu du RIM vers l’UAL UAL  (RIM )
Commande de l’exécution de l’opération ( addition )
 Phase 3 : ( passer à l’instruction suivante )
CO  (CO )+ 1
Architecture des ordinateurs 149
IV. Le microprocesseur
 Le microprocesseur ne comprend que informations
binaires
 Chaque instruction est représentée par un code
différent
 Un cycle d’exécution s’effectue en 3 étapes :
IV.3 Exécution d’une instruction
1. Recherche de l’instruction
2. Décodage de l’instruction
3. Exécution de l’instruction
Architecture des ordinateurs 150
IV. Le microprocesseur
IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation
Architecture des ordinateurs 151
IV. Le microprocesseur
 Fabricant
AMD – Intel – IBM – Motorola…
 Taille des données traitables
8 bits – 16 bits – 32 bits – 64 bits…
 Quantité de mémoire adressable
1Mo – 1Go – 64 Go – 64 To…
 Fréquence d’horloge
1 GHz – 2GHz…
IV.4 Caractéristiques
Architecture des ordinateurs 152
IV. Le microprocesseur
 Unité de traitement complémentaire
FPU (Floating Point Unit)
MultiMedia eXchange (MMX)
Mémoire cache…
 Jeux d’instructions
Ensemble des opérations élémentaires que le
microprocesseur pourra exécuter.
IV.4 Caractéristiques
Architecture des ordinateurs 153
IV. Le microprocesseur
 Jeux d’instructions
Type d’instructions
Codage des instructions
Mode d’adressage
Temps d’exécution
IV.4 Caractéristiques
Architecture des ordinateurs 154
IV. Le microprocesseur
IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation
Architecture des ordinateurs 155
IV. Le microprocesseur
IV.5 Langage de programmation
Langage machine
0101 0011 1111 0011
Langage assembleur
lda, sta, cmp…
Langage haut niveau
for, if…then, write…
Langage compris par le
microprocesseur
Langage le plus proche du
langage machine
Permet de faire abstraction
du microprocesseur
Facilité de programmation
compilation
assemblage
Architecture des ordinateurs 156
IV. Le microprocesseur
 Exemple de langage
IV.5 Langage de programmation
Langage C
Assembleur
(68HC11)
Code machine
(68HC11)
C6 64
B6 00
1B
5A
26 03
A=0 ;
for ( i=1 ; i<101 ; i++)
A=A+i ;
LDAB #100
LDAA #0
ret ABA
DECB
BNE ret
Architecture des ordinateurs 157
Architecture des ordinateurs 158
V. Performance d’un microprocesseur
V.1 Généralités
V.2 Amélioration des performances
V.3 Outils de mesure
Architecture des ordinateurs 159
V. Performance d’un microprocesseur
 2 paramètres pour la mesure de performance :
Temps d’exécution : temps écoulé entre le début et la
fin de l’exécution d’une tâche
Quantité totale de travail exécuté dans un certains
intervalle de temps (troughput)
V.1 Généralités
Architecture des ordinateurs 160
V. Performance d’un microprocesseur
 Temps d’exécution dépend de 3 facteurs :
Le nombre d’instructions exécutées (IC)
Le nombre moyen de cycles d’horloge par instruction
lors de l’exécution d’un programme (CPI)
La période d’horloge (T=1/F)
V.1 Généralités
Temps = (nombre d’instructions) x (nombre de cycles
par instruction) x (période d’horloge)
Architecture des ordinateurs 161
V. Performance d’un microprocesseur
 On définit aussi :
V.1 Généralités
IC×CPI 1
Temps = =
F performance
(en MHz)
IC F
MIPS = =
temps CPI
Million d’Instructions
Par Seconde
F
performance =
IC×CPI
Architecture des ordinateurs 162
V. Performance d’un microprocesseur
 Exemple : Microprocesseur 50 MHz
2
14
Branchement
2
12
Rangement
2
21
Chargement
1
43
UAL
Nbre cycles
% op
Opération
CPI = 0.43 x 1 + (0.21 + 0.12 + 0.24) x 2 = 1.57 cpi
MIPS = F / CPI = 50 / 1.57 # 31.9 mips
Texe = n / MIPS = 31.4 n ns
V.1 Généralités
Architecture des ordinateurs 163
V. Performance d’un microprocesseur
 Gain de performance
V.1 Généralités
perf
performance après Temps avant
G = =
performance avant Temps après
 
 
 
 
 
améliorée
new old améliorée
portion
Portion
Texe = Texe × 1- Portion +
Gain
 
1
 
 
 
 
 
 
old
perf
améliorée
new
améliorée
portion
Texe
G = =
Portion
Texe
1- Portion +
Gain
Architecture des ordinateurs 164
V. Performance d’un microprocesseur
 Exemple :
On remplace un processeur dédié au traitement de l’image par un
processeur 5 fois plus rapide dans les applications de traitement
d’image.
Le processeur d’origine passait 75% de son temps à faire du
traitement d’image et et 25% à faire l’acquisition d’image.
V.1 Généralités
améliorée
Portion = 75% = 0.75
portion
Gain = 5
 
perf
1
G = = 2.5
0.75
1- 0.75 +
5
Architecture des ordinateurs 165
V. Performance d’un microprocesseur
V.1 Généralités
V.2 Amélioration des performances
V.3 Outils de mesure
Architecture des ordinateurs 166
V. Performance d’un microprocesseur
V.2 Amélioration des performances
 Pour augmenter les performances d’un
microprocesseur, on peut donc :
Augmenter la fréquence d’horloge
(limitation matérielle)
Améliorer l’organisation interne pour diminuer le CPI
(choix du jeu d’instruction et de l’architecture)
Améliorer le compilateur
(diminution de IC ou du CPI)
RISC ou CISC ?? Superscalaire, pipeline,
mémoire cache ??
Architecture des ordinateurs 167
V. Performance d’un microprocesseur
 Notion d’architecture CISC
Instructions complexes
Accès mémoire réduit
Réalisation de compilateurs plus facile
Mais
La taille des instructions est variable = difficile à
décoder
Augmentation de la complexité de la logique de
contrôle (micro-code)
Augmentation de FH plus difficile
V.2 Amélioration des performances
Architecture des ordinateurs 168
V. Performance d’un microprocesseur
 Notion d’architecture RISC
80% des traitements de langage de haut niveau font
appel à seulement 20% du jeu d’instructions d’un
microprocesseur.
D’où
Instruction simple = 1 cycle d’horloge
Taille instruction fixe = décodage simple
Gain de surface pour la réalisation du up qui permet
d’augmenter :
Le nombre de registres
Le nombre d’unités de traitement
La fréquence d’horloge…
V.2 Amélioration des performances
Architecture des ordinateurs 169
V. Performance d’un microprocesseur
 Notion de Mémoire cache
La mémoire principale n’est pas capable de délivrer les
informations aussi rapidement que le microprocesseur
est capable de les traiter
Tps accès mémoire >>> Tps cycle up
Apparition d’un goulot d’étranglement pour les
données
V.2 Amélioration des performances
Solution : Disposer une mémoire très rapide entre la
mémoire principale et le microprocesseur
Architecture des ordinateurs 170
V. Performance d’un microprocesseur
= succès de cache
Unité de
traitement
Unité de
commande
up
mémoire
cache
1
2
V.2 Amélioration des performances
 Notion de cache mémoire : fonctionnement
Architecture des ordinateurs 171
V. Performance d’un microprocesseur
= défaut de cache
Unité de
traitement
Unité de
commande
up
mémoire
cache
1 2
3
4
V.2 Amélioration des performances
 Notion de cache mémoire : fonctionnement
Architecture des ordinateurs 172
V. Performance d’un microprocesseur
 Notion d’architecture Pipeline
V.2 Amélioration des performances
décodage
recherche
exécution
décodage
recherche
exécution
Architecture des ordinateurs 173
V. Performance d’un microprocesseur
V.2 Amélioration des performances
 Notion d’architecture Superscalaire
Architecture des ordinateurs 174
V. Performance d’un microprocesseur
 Architecture Dual Core
V.2 Amélioration des performances
Architecture des ordinateurs 175
V. Performance d’un microprocesseur
 Core 2 quadro
V.2 Amélioration des performances
Architecture des ordinateurs 176
V. Performance d’un microprocesseur
V.1 Généralités
V.2 Amélioration des performances
V.3 Outils de mesure
Architecture des ordinateurs 177
V. Performance d’un microprocesseur
 Étalon de performance
Permet de comparer les performances de différents
processeur (ou système)
Beaucoup de Benchmark ne permettent de comparer
que des microprocesseurs ayant un même jeu
d’instructions
V.3 Outils de mesure
Architecture des ordinateurs 178
V. Performance d’un microprocesseur
 Benchmark PC
V.3 Outils de mesure
Architecture des ordinateurs 179
V. Performance d’un microprocesseur
 Standart Performance Evaluation Corporation
(SPEC) www.spec.org
Pour comparer microprocesseur à jeu d’instructions
différent
Evalue les performances :
Du microprocesseur
De la hiérarchie mémoire
Du compilateur
Autre type de benchmark : graphique, réseau
V.3 Outils de mesure
Architecture des ordinateurs 180
V. Performance d’un microprocesseur
 SPEC : CPU 2006
Donne un indice de vitesse (temps d’éxecution)
Donne un indice de quantité de travail (troughput)
Pour des calculs sur des entiers ou des réels
V.3 Outils de mesure
Architecture des ordinateurs 181
V. Performance d’un microprocesseur
 Exemple : Sisoft Sandra
V.3 Outils de mesure
Architecture des ordinateurs 182
V. Performance d’un microprocesseur
Intel Processeur Date de
mise en
service
Perform
en MIPS
CPU
fréquence
Nb de
Transistors
Taille des
registres
Taille
mémoire
adressable
Cache dans le
CPU
8086 1978 0.8 4,77Mhz
8Mhz
29 K 16 1 Mo
(20 bits)
None
80 286 1982 2.7 6 Mhz
25 Mhz
134 K 16 16 Mo
(24 bits)
-
386 DX 1985 6 16 Mhz
50 Mhz
275 K 32 4 Go
(32 bits)
-
486 DX 1989 20 25 Mhz
120 Mhz
1,2 M 32 4 Go
(32 bits)
8 Ko L1
Pentium I &
MMX
1993 100 60 Mhz
233 Mhz
3,1 M 32 4 Go
(32 bits)
16 Ko L1
Pentium Pro 1995 440 150 Mhz
200 Mhz
5,5 M 32 64 Go
(36 bits)
16 Ko L1
256/512 Ko L2
Pentium II 1997 466 233 Mhz
450 Mhz
7 M 32 64 Go
(36 bits)
32 Ko L1
512Ko L2
Pentium III 1999 1000 400 Mhz
1,2 Ghz
8,2 M 32 GP 64 Go
(36 bits)
32 Ko L1
512 Ko L2
Pentium IV 2001
2005
3000
9500
1,4 Ghz
3.8 Ghz
12 M
169 M
32 GP
64
64 Go
256 To
32Ko L1
512 Ko L2
2Mo L1
Pentium D 2005 17460 3.2 Ghz 230 M 64 256 To 32Ko L1
1Mo L2 / core
Evolution des microprocesseurs
Architecture des ordinateurs 183
Architecture des ordinateurs 184
VI Les échanges de données
VI.1 Généralités
VI.2 Les techniques d’échange
VI.3 Les types de liaison
Architecture des ordinateurs 185
VI Les échanges de données
 L’interface d’E/S permet au microprocesseur de
communiquer avec le monde extérieur
 Exemple :
Clavier entrée 0,01 ko/s
Souris entrée 0,02 ko/s
Disquette sortie 50 ko/s
Imprimante sortie 100 ko/s
CDROM E/S 500 ko/s
Disque Dur E/S 5000 ko/s
Ecran Sortie 30000 ko/s
VI.1 Généralités
Architecture des ordinateurs 186
VI Les échanges de données
 Le microprocesseur doit gérer des périphériques
De différents rôles
De différentes vitesses
De langage différents
 Sous traitance de cette gestion à des contrôleurs
 Le dialogue microprocesseur/contrôleur se fera
selon:
Un protocole particulier
Une vitesse particulière
VI.1 Généralités
Architecture des ordinateurs 187
VI Les échanges de données
VI.1 Généralités
VI.2 Les techniques d’échange
VI.3 Les types de liaison
Architecture des ordinateurs 188
VI Les échanges de données
 Différentes techniques d’échange
Sans condition
le processeur ne vérifie pas que le périphérique est
disponible
Mode programmé :
par scrutation
par interruption
Mode par accès direct à la mémoire
VI.2 Les techniques d’échange
Architecture des ordinateurs 189
Interface
E/S
n°1
Up
Mémoire
Principale
Bus d ’adresses
Bus de données
Interface
E/S
n°2
VI Les échanges de données
 Mode programmé : scrutation
Prêt ?
Attente
Prêt
Attente
VI.2 Les techniques d’échange
Architecture des ordinateurs 190
VI Les échanges de données
 Mode programmé : scrutation
 Avantages :
Simplicité
Inconvénients :
Le microprocesseur se retrouve souvent en phase
d’attente
L’initiative de l’échange de données est dépendante du
programme exécuté
VI.2 Les techniques d’échange
Architecture des ordinateurs 191
VI Les échanges de données
 Mode programmé : interruption
 Interruption : Principe
Suspendre un programme pour en exécuter un autre
Pouvoir le faire n’importe quand
Pouvoir revenir au programme interrompu et continuer à
faire ce que l’on était en train de faire
VI.2 Les techniques d’échange
Architecture des ordinateurs 192
Interface
E/S
n°1
Up
Mémoire
Principale
Bus d ’adresses
Bus de données
Interface
E/S
n°2
INT
INT 1 INT 2
VI Les échanges de données
 Mode programmé : interruption
VI.2 Les techniques d’échange
Architecture des ordinateurs 193
VI Les échanges de données
 Mode programmé : interruption
Les interruptions sont classées par ordre de priorité au
cas où plusieurs interviendraient en même temps
Le programme principal et le programme
d’interruption vont utiliser les mêmes ressources
microprocesseur (registre, PC, etc…)
Nécessité de sauvegarder le contexte avant d’exécuter
le sous programme d’interruption
Nécessité de restituer le contexte à la fin du sous
programme d’interruption.
VI.2 Les techniques d’échange
Architecture des ordinateurs 194
VI Les échanges de données
Disque dur
Souris
Clavier
Carte graphique
Wifi
USB
Carte réseau
VI.2 Les techniques d’échange
Architecture des ordinateurs 195
VI Les échanges de données
IRQ
modem
Exécution
Niveau
de priorité
IRQ
souris
IRQ
imprimante
VI.2 Les techniques d’échange
Architecture des ordinateurs 196
VI Les échanges de données
 Mode programmé : interruption
Avantages :
Le programme principal n’est interrompu que le temps du
transfert
Inconvénients :
Besoin d’une architecture plus évoluée du
microprocesseur et du contrôleur
VI.2 Les techniques d’échange
Architecture des ordinateurs 197
VI Les échanges de données
 Mode d’accès direct à la mémoire (DMA)
Permet le transfert de données entre l’interface E/S et la
mémoire sans passer par le microprocesseur
Nécessité d’un circuit supplémentaire = Contrôleur de
DMA
VI.2 Les techniques d’échange
Architecture des ordinateurs 198
VI Les échanges de données
Interface
E/S
Up
Mémoire
Principale
Bus d ’adresses
Bus de données
Contrôleur
DMA
Requête DMA
BUSRQ
BUSACK
VI.2 Les techniques d’échange
Architecture des ordinateurs 199
VI Les échanges de données
 Mode d’accès direct
Avantages :
Transfert de données sans passer le microprocesseur
Le microprocesseur peut exécuter une autre tâche
Inconvénients :
Le contrôleur DMA prend possession du bus = le
microprocesseur n’a plus accès à la mémoire
VI.2 Les techniques d’échange
Architecture des ordinateurs 200
VI Les échanges de données
V.1 Généralités
V.2 Les techniques d’échange
V.3 Les types de liaison
Architecture des ordinateurs 201
VI Les échanges de données
 Liaison parallèle
Tous les bits d’un mot sont transmis en même temps sur
autant de fils que de bits à transmettre
Interface
E/S
Up Périphérique
VI.3 Les types de liaison
Architecture des ordinateurs 202
VI Les échanges de données
 Liaison série
Tous les bits d’un mot sont transmis les uns à la suite
des autres sur un seul fil
Interface
E/S
Up Périphérique
VI.3 Les types de liaison
Architecture des ordinateurs 203
VI Les échanges de données
 Liaison parallèle
Faible distance
Vitesse élevée
Coût au m élevé
 Liaison série
Longue distance
Vitesse peu importante
Coût plus faible
On caractérise une liaison par sa vitesse de transmission
ou débit (en bit/s)
VI.3 Les types de liaison
Architecture des ordinateurs 204
VI Les échanges de données
 Exemple liaison parallèle : Bus GPIB
(General Purpose Interface Bus)
Connu aussi sous le nom de HP-IB ou IEEE 488.
Conçu par Hewlett Packard pour interfacer un
ordinateur à des instruments.
1 à 8 Mo/s en norme High Speed
20m maximum
15 appareils maximum
VI.3 Les types de liaison
Architecture des ordinateurs 205
VI Les échanges de données
 Bus parallèle composé de 16 signaux :
8 signaux de données
DIO1 à DIO8
5 signaux de commande
EOI – IFC – ATN – REN – SRQ
3 signaux de synchronisation
DAV – NRFD - NDAC
VI.3 Les types de liaison
Architecture des ordinateurs 206
VI Les échanges de données
 Exemple
VI.3 Les types de liaison
DIO1-8
DAV
NRFD
NDAC
t0 t1 t2 t3 t4 t5
Architecture des ordinateurs 207
VI Les échanges de données
 Exemple liaison série : port série
On transmet des informations seulement lorsque c’est
nécessaire = liaison asynchrone
Nécessité d’encadrer la transmission par un signal de
départ et un signal d’arrêt
Pour que chaque élément communicant se comprenne,
il faut établir un protocole de communication
VI.3 Les types de liaison
Architecture des ordinateurs 208
 Exemple : transmission 1010 1100
VI Les échanges de données
t
ligne
Bit de
« start »
Ligne au repos = 1
Bit de
« stop »
1 1 1 1
0 0
0
0
 =
1
vitesse
VI.3 Les types de liaison
Architecture des ordinateurs 209
VI Les échanges de données
 Paramètres d’un protocole de liaison série
Longueur du mot transmis : 7 ou 8 bits
Vitesse de transmission : détermine la fréquence
d’horloge : 110 bit/s à 128000 bit/s
Bit de start : inverse état repos
VI.3 Les types de liaison
Architecture des ordinateurs 210
VI Les échanges de données
Bit de stop : identique à l’état repos (parfois 1,5 ou 2
bits stop)
Bit de parité : parfois le mot est suivi d’un bit de parité
servant à la détection d’erreur
 Parité paire : nbre total de bit est pair
 Parité impaire : nbre total de bit est impair
La durée de transmission d’une donnée dépendra des
paramètres du protocole choisi
VI.3 Les types de liaison
Architecture des ordinateurs 211
VI Les échanges de données
t
ligne
1 1 1 1
0 0
0
0
Parité paire
Parité impaire
1 bit start + 1 bit stop + 1 bit parité + 8 bit données
= 11 bits à transmettre / données
D =
11
vitesse
s
VI.3 Les types de liaison
Architecture des ordinateurs 212
VI Les échanges de données
 Contrôle de flux d’une liaison série
Permet d’envoyer des informations seulement lorsque le
récepteur est prêt
Contrôle logiciel :
Lorsque le récepteur ne peut plus recevoir de données, il
émet une information sur la ligne série
L’émetteur doit toujours être à l’écoute avant d’émettre
une donnée
VI.3 Les types de liaison
Architecture des ordinateurs 213
VI Les échanges de données
 Contrôle de flux d’une liaison série
Contrôle matériel :
Il faut rajouter des lignes de contrôle supplémentaire en
plus de la ligne de transmission.
VI.3 Les types de liaison
Architecture des ordinateurs 214
Architecture des ordinateurs 215
VII Architecture d’un ordinateur
 Personal Computer :
 Unité centrale
 carte mère
 Microprocesseur
 Mémoire
 Carte graphique
 Périphérique interne de stockage
 Moniteur
 Périphériques
 clavier, souris, modem, etc…
Architecture des ordinateurs 216
VII Architecture d’un ordinateur
VII.1 Carte mère
VII.2 Microprocesseur
VII.3 Mémoire
VII.4 Périphérique interne de stockage
VII.5 Carte graphique
VII.6 Comparaison offre MIPE
Architecture des ordinateurs 217
VII Architecture d’un ordinateur
 Caractéristiques
 chipset
 BIOS
 horloge
 Ports de connexion
 Socket
VII.1 Carte mère
Architecture des ordinateurs 218
VII Architecture d’un ordinateur
 Architecture
Port série
Port parallèle
Interface floppy
Bus mémoire
Bus PCI-E x16
Bus PCI
Bus USB
Firewire AC’97
LAN
Bus processeur
Pont
Nord
Bus IDE
Serial ATA
Liaison pont
nord/pont sud
Pont
Sud
VII.1 Carte mère
Architecture des ordinateurs 219
VII Architecture d’un ordinateur
VII.1 Carte mère
Architecture des ordinateurs 220
VII Architecture d’un ordinateur
VII.1 Carte mère
VII.2 Microprocesseur
VII.3 Mémoire
VII.4 Périphérique interne de stockage
VII.5 Carte graphique
VII.6 Comparaison offre MIPE
Architecture des ordinateurs 221
VII Architecture d’un ordinateur
Référence
Athlon 64
4000+
Athlon 64
FX62
Core 2 Duo
X6800
Pentium 4
570
Core Duo
T2700
Fréquence 2400 MHz 2800 MHz 2933 MHz 3800 MHz 2330 MHz
Bus
processeur
200 MHz 400 MHz
266 MHz
(QB)
200 MHz
(QB)
166 MHz
(QB)
Finesse
gravure
0.13um 0.09um 65 nm 0.09um 65 nm
Cache L1 128 ko 128 ko/core 64 ko 16 ko 64 ko/core
Cache L2 1024 ko 1024 ko/core 2Mo 2048 ko
1024
ko/core
Fréquence
cache L2
2400 MHz 2800 MHz 2933 MHz 3800 MHz 2330 MHz
Prix moyen 130 € 800 € 1000 € 600 € 660 €
VII.2 Microprocesseur
Architecture des ordinateurs 222
VII Architecture d’un ordinateur
 Performances
VII.2 Microprocesseur
1
2
3
4
Architecture des ordinateurs 223
VII Architecture d’un ordinateur
 Overcloking
VII.2 Microprocesseur
1
2
3
4
Pentium M
1.6GHz
@2.13GHz
Architecture des ordinateurs 224
VII Architecture d’un ordinateur
 Refroidissement
Heat Pipe Ventirad Kit Watercooling
VII.2 Microprocesseur
Architecture des ordinateurs 225
VII Architecture d’un ordinateur
VII.1 Carte mère
VII.2 Microprocesseur
VII.3 Mémoire
VII.4 Périphérique interne de stockage
VII.5 Carte graphique
VII.6 Comparaison offre MIPE
Architecture des ordinateurs 226
VII Architecture d’un ordinateur
 Rappels
VII.3 Mémoire
SDR
Matrice
Mémoire
Buffer
DDR
Matrice
Mémoire
Buffer
DDR-II
Buffer
Matrice
Mémoire
Architecture des ordinateurs 227
VII Architecture d’un ordinateur
Désignation Type FSB Vitesse B.P.
PC 100 SDR 100 MHz 100 MHz 0,8 Go/s
PC 2700 DDR 166 MHz 333 MHz 2,7 Go/s
PC 3200 DDR 200 MHz 400 MHz 3,2 Go/s
PC 4000 DDR 250 MHz 500 MHz 4 Go/s
PC 3200 DDR II 100 MHz 400 MHz 3,2 Go/s
PC 4200 DDR II 133 MHz 533 MHz 4,2 Go/s
PC 5300 DDR II 166 MHz 667 MHz 5,3 Go/s
 Différent type
VII.3 Mémoire
Architecture des ordinateurs 228
VII Architecture d’un ordinateur
VII.1 Carte mère
VII.2 Microprocesseur
VII.3 Mémoire
VII.4 Périphérique interne de stockage
VII.5 Carte graphique
VII.6 Comparaison offre MIPE
Architecture des ordinateurs 229
VII Architecture d’un ordinateur
 Le disque dur
 disque magnétique
 piste
 bloc
 secteur
 cylindre piste
VII.4 Périphérique interne de stockage
secteur
cylindre
Architecture des ordinateurs 230
VII Architecture d’un ordinateur
 Formatage :
Organisation du disque en piste – bloc – secteur
 Défragmentation :
Stockage de fichiers dans des blocs contigus
 Caractéristiques :
Capacité
Vitesse de rotation
Temps d’accès
Interface
VII.4 Périphérique interne de stockage
Architecture des ordinateurs 231
VII Architecture d’un ordinateur
 Disque dur flash
VII.4 Périphérique interne de stockage
Architecture des ordinateurs 232
VII Architecture d’un ordinateur
 Le CDROM
 cuvette = lumière
non réfléchie
 plat = lumière
réfléchie
 780 nm
 ‘1’ codé par une transition polycarbonate
couche sensible
couche protection
photodiode
diode laser
VII.4 Périphérique interne de stockage
Architecture des ordinateurs 233
VII Architecture d’un ordinateur
 Le CDROM
 1 seule piste en spirale
 150 ko/s (1X) - 7200 ko/s (48x)
 Caractéristiques
 vitesse lecture / écriture
 interface
VII.4 Périphérique interne de stockage
Architecture des ordinateurs 234
VII Architecture d’un ordinateur
 Le DVDROM
 cuvette plus petite
 650 nm et 635 nm
 double couche
VII.4 Périphérique interne de stockage
Architecture des ordinateurs 235
VII Architecture d’un ordinateur
Type de support Capacité Nbre CD
CD 800 Mo 1
DVDRAM 2.6 Go 4
DVD -/+ RW simple
face simple couche
4.7 GO 6
DVD -/+ RW double
face simple couche
9.4 Go 12
DVD -/+ RW simple
face double couche
8.5 Go 11
DVD -/+ RW double
face double couche
17 Go 22
VII.4 Périphérique interne de stockage
Architecture des ordinateurs 236
VII Architecture d’un ordinateur
VII.1 Carte mère
VII.2 Microprocesseur
VII.3 Mémoire
VII.4 Périphérique interne de stockage
VII.5 Carte graphique
VII.6 Comparaison offre MIPE
Architecture des ordinateurs 237
VII Architecture d’un ordinateur
 Carte graphique
VII.5 Carte graphique
GPU
Mémoire
vidéo
RAMDAC
DVI
CRT
BUS
PCIX
Architecture des ordinateurs 238
VII Architecture d’un ordinateur
 Carte graphique : GPU
placer les objets dans le repère et leur appliquer
des transformations (translation, rotation, etc…)
appliquer les effets de lumières sur chaque objet
décomposer les objets en petits triangles puis en
fragments
appliquer des textures et des effets sur les
fragments
afficher les pixel résultants de l’association des
fragments
VII.5 Carte graphique
Vertex
shader
Setup
Engine
Pixel
Shader
Architecture des ordinateurs 239
VII Architecture d’un ordinateur
VII.5 Carte graphique
Architecture des ordinateurs 240
VII Architecture d’un ordinateur
VII.1 Carte mère
VII.2 Microprocesseur
VII.3 Mémoire
VII.4 Périphérique interne de stockage
VII.5 Carte graphique
VII.6 Comparaison offre MIPE
Architecture des ordinateurs 241
VII Architecture d’un ordinateur
 Offre MIPE (MIcro Portable Etudiant)
Poids ≤ 3kg
WIFI
Suite bureautique
Autonomie ≥ 3h
Lecteur DVD
WIFI
≥ 2 prises USB
Antivirus avec ≥ 6 mois de maj gratuite
Garantie européenne ≥ 2ans
VII.6 Comparaison offre MIPE
Architecture des ordinateurs 242
VII Architecture d’un ordinateur
Référence Processeur Mémoire Disque dur
Lecteur
Optique
Carte
Vidéo
Ecran Poids Port E/S
Pentium M
1.6 GHz
2 Mo
512 Mo
FSB 400 MHz
60 Go
4200 tr/min
DVD+/-RW
8x – 4x – 2x
Intel 900
128 Mo
partagé
15,4’’
1280x800
3 kg
WIFI
802.11g
3 USB…
Turion X2
1.6 GHz
512 ko/core
2 Go
FSB 400 MHz
100 Go
5400 tr/min
DVD+/-RW
8x – 4x – 2x
GeForce
7600 GO
256 Mo
15,4’’
1280x800
2,9 kg
WIFI
802.11g
4 USB…
Core Duo
2 GHz
1 Mo/core
1 Go
FSB 667 MHz
120 Go
5400 tr/min
DVD+/-RW
8x – 4x – 2x
ATI X1400
256 Mo
17’’
1440x900
3,5 kg
WIFI
802.11g
6 USB…
Core Duo
1.6 GHz
1 Mo/core
1 Go
FSB 533 MHz
100 Go
5400 tr/min
DVD+/-RW
8x – 4x – 2x
GeForce
7400Go
128 Mo
15,4’’
1280x800
3 kg
WIFI
802.11g
3 USB…
Core Duo
1.6 GHz
1 Mo/core
1 Go
FSB 533 MHz
100 Go
5400 tr/min
DVD+/-RW
8x – 4x – 2x
Intel 945
128 Mo
partagé
15’’
1280x800
2,8 kg
WIFI
802.11g
3 USB…
Garantie 3 ans
Maj antivirus 15 mois
Garantie 2 ans
+ lecteur carte 6 en 1 – maj antivirus 2 mois
Garantie 3 ans
Maj antivirus 15 mois
+ 1 PCMCIA – 1 firewire – Réseau 10/100 – Audio stéréo
VII.6 Comparaison offre MIPE
Garantie 2 ans
+ webcam640x480 – maj antivirus 6 mois
Core Duo
2 GHz
1 Mo/core
1 Go
FSB 667 MHz
120 Go
SATA 150
5400 tr/min
DVD+/-RW
8x – 4x – 2x
GeForce
7600 GO
256 Mo
15,4’’
1280x800
2,9 kg
WIFI
802.11g
3 USB…
DELL
Inspiron
1300 649€
ASUS
Z92T
1299€
EasyNote
MX45-003
999€
DELL
Inspiron
9400 1299€
HP Pavilion
DV5245EA
949€
Cybertek
Amilo M1451
1299€
Garantie 2 ans
+ webcam 1,3Mp – maj antivirus 6 mois – sacoche - souris
Garantie 2 ans
+ webcam 1,3Mp + lecteur carte + lecteur empreinte + maj antivirus 24 mois – sacoche - souris
Core 2 Duo
2Ghz -
4Mo 1399€
Architecture des ordinateurs 243

Contenu connexe

Tendances

Cours Visual Basic.NET
Cours Visual Basic.NETCours Visual Basic.NET
Cours Visual Basic.NETAziz Darouichi
 
Introduction à l’architecture des ordinateurs
Introduction à l’architecture des ordinateursIntroduction à l’architecture des ordinateurs
Introduction à l’architecture des ordinateursAbdoulaye Dieng
 
Exposé Le Microprocesseur
Exposé   Le MicroprocesseurExposé   Le Microprocesseur
Exposé Le MicroprocesseurTheCrazyMan
 
Chapitre ii mémoires
Chapitre ii mémoiresChapitre ii mémoires
Chapitre ii mémoiresSana Aroussi
 
Chapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateurChapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateurSana Aroussi
 
Cours d'informatique du prof Heimer
Cours d'informatique du prof HeimerCours d'informatique du prof Heimer
Cours d'informatique du prof Heimerrochats
 
Cours Piles et files en utilisant lesl istes chainées Prof. KHALIFA MANSOURI
Cours Piles et files en utilisant lesl istes chainées Prof. KHALIFA MANSOURI Cours Piles et files en utilisant lesl istes chainées Prof. KHALIFA MANSOURI
Cours Piles et files en utilisant lesl istes chainées Prof. KHALIFA MANSOURI Mansouri Khalifa
 
Chapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busChapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busSana Aroussi
 
Réseaux informatiques: Reseau Local LAN
Réseaux informatiques: Reseau Local  LANRéseaux informatiques: Reseau Local  LAN
Réseaux informatiques: Reseau Local LANTunisie collège
 
Cours de programmation en c
Cours de programmation en cCours de programmation en c
Cours de programmation en cbenouini rachid
 
TP2-UML-Correction
TP2-UML-CorrectionTP2-UML-Correction
TP2-UML-CorrectionLilia Sfaxi
 
Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Hajer Dahech
 
Architecture des ordinateurs : memoires
Architecture des ordinateurs : memoiresArchitecture des ordinateurs : memoires
Architecture des ordinateurs : memoiresAbdoulaye Dieng
 

Tendances (20)

QCM Sécurité Informatique
QCM Sécurité InformatiqueQCM Sécurité Informatique
QCM Sécurité Informatique
 
Tp n 1 linux
Tp n 1 linuxTp n 1 linux
Tp n 1 linux
 
Cours Visual Basic.NET
Cours Visual Basic.NETCours Visual Basic.NET
Cours Visual Basic.NET
 
introduction à l'informatique abderrahim jabbar
introduction à l'informatique abderrahim jabbar introduction à l'informatique abderrahim jabbar
introduction à l'informatique abderrahim jabbar
 
Introduction à l’architecture des ordinateurs
Introduction à l’architecture des ordinateursIntroduction à l’architecture des ordinateurs
Introduction à l’architecture des ordinateurs
 
Exposé Le Microprocesseur
Exposé   Le MicroprocesseurExposé   Le Microprocesseur
Exposé Le Microprocesseur
 
Chapitre ii mémoires
Chapitre ii mémoiresChapitre ii mémoires
Chapitre ii mémoires
 
Chapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateurChapitre i architecture générale de l’unité centrale d’un ordinateur
Chapitre i architecture générale de l’unité centrale d’un ordinateur
 
Cours d'informatique du prof Heimer
Cours d'informatique du prof HeimerCours d'informatique du prof Heimer
Cours d'informatique du prof Heimer
 
Cours Piles et files en utilisant lesl istes chainées Prof. KHALIFA MANSOURI
Cours Piles et files en utilisant lesl istes chainées Prof. KHALIFA MANSOURI Cours Piles et files en utilisant lesl istes chainées Prof. KHALIFA MANSOURI
Cours Piles et files en utilisant lesl istes chainées Prof. KHALIFA MANSOURI
 
SMART Home Rapport
SMART Home RapportSMART Home Rapport
SMART Home Rapport
 
Chapitre iv entrées sorties et bus
Chapitre iv entrées sorties et busChapitre iv entrées sorties et bus
Chapitre iv entrées sorties et bus
 
Réseaux informatiques: Reseau Local LAN
Réseaux informatiques: Reseau Local  LANRéseaux informatiques: Reseau Local  LAN
Réseaux informatiques: Reseau Local LAN
 
Microcontrôleur
MicrocontrôleurMicrocontrôleur
Microcontrôleur
 
Cours de programmation en c
Cours de programmation en cCours de programmation en c
Cours de programmation en c
 
Cours fondement du multimedia
Cours fondement du multimediaCours fondement du multimedia
Cours fondement du multimedia
 
TP2-UML-Correction
TP2-UML-CorrectionTP2-UML-Correction
TP2-UML-Correction
 
Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32Généralités sur les périphériques du STM32
Généralités sur les périphériques du STM32
 
Architecture des ordinateurs : memoires
Architecture des ordinateurs : memoiresArchitecture des ordinateurs : memoires
Architecture des ordinateurs : memoires
 
Tp word n° 1
Tp word n° 1Tp word n° 1
Tp word n° 1
 

Similaire à Architecture des ordinateurs Elaboré par- ABIDA Mounir.ppt

representation_numerique_de_l_information_annote.ppt
representation_numerique_de_l_information_annote.pptrepresentation_numerique_de_l_information_annote.ppt
representation_numerique_de_l_information_annote.pptphysikcollege
 
Chapitre-2_SYSTEMES DE NUMERATION ET CODAGE.pdf
Chapitre-2_SYSTEMES DE NUMERATION ET CODAGE.pdfChapitre-2_SYSTEMES DE NUMERATION ET CODAGE.pdf
Chapitre-2_SYSTEMES DE NUMERATION ET CODAGE.pdfRazaneLAMARA
 
Technologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logiciellesTechnologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logiciellesFrédéric Simonet
 
Cour d'informatique c++
Cour d'informatique c++Cour d'informatique c++
Cour d'informatique c++AHMADELHADDADI
 
Info smpc2 part1
Info smpc2 part1Info smpc2 part1
Info smpc2 part1mostafadess
 
STRM1_Chapitre1_2021-2022.pdf
STRM1_Chapitre1_2021-2022.pdfSTRM1_Chapitre1_2021-2022.pdf
STRM1_Chapitre1_2021-2022.pdfAssiaYdroudj1
 
Numeration et codage_de_linfo
Numeration et codage_de_linfoNumeration et codage_de_linfo
Numeration et codage_de_linfoyarsenv47
 
Circuits logiques combinatoire
Circuits logiques combinatoireCircuits logiques combinatoire
Circuits logiques combinatoirelinuxscout
 
Ch1 circuits logiques_p3_combinatoire-v1
Ch1 circuits logiques_p3_combinatoire-v1Ch1 circuits logiques_p3_combinatoire-v1
Ch1 circuits logiques_p3_combinatoire-v1linuxscout
 
systeme de numeration et codes
systeme de numeration et codessysteme de numeration et codes
systeme de numeration et codesAmmar Zitouna
 
Les mathématiques au service du transport de l’information
Les mathématiques au service du transport de l’informationLes mathématiques au service du transport de l’information
Les mathématiques au service du transport de l’informationDany-Jack Mercier
 
Introduction_schématique_electrique.pptx
Introduction_schématique_electrique.pptxIntroduction_schématique_electrique.pptx
Introduction_schématique_electrique.pptxBeranger SIX
 
Ch4 circuitscombinatoires
Ch4 circuitscombinatoiresCh4 circuitscombinatoires
Ch4 circuitscombinatoiresmickel iron
 
Ch1 circuits logiques_p1_combinatoire-v4
Ch1 circuits logiques_p1_combinatoire-v4Ch1 circuits logiques_p1_combinatoire-v4
Ch1 circuits logiques_p1_combinatoire-v4linuxscout
 

Similaire à Architecture des ordinateurs Elaboré par- ABIDA Mounir.ppt (20)

representation_numerique_de_l_information_annote.ppt
representation_numerique_de_l_information_annote.pptrepresentation_numerique_de_l_information_annote.ppt
representation_numerique_de_l_information_annote.ppt
 
Chapitre-2_SYSTEMES DE NUMERATION ET CODAGE.pdf
Chapitre-2_SYSTEMES DE NUMERATION ET CODAGE.pdfChapitre-2_SYSTEMES DE NUMERATION ET CODAGE.pdf
Chapitre-2_SYSTEMES DE NUMERATION ET CODAGE.pdf
 
Technologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logiciellesTechnologies du Web - Architectures matérielles et logicielles
Technologies du Web - Architectures matérielles et logicielles
 
Cour d'informatique c++
Cour d'informatique c++Cour d'informatique c++
Cour d'informatique c++
 
sujet 1.pptx
sujet 1.pptxsujet 1.pptx
sujet 1.pptx
 
Td logique
Td logiqueTd logique
Td logique
 
Info smpc2 part1
Info smpc2 part1Info smpc2 part1
Info smpc2 part1
 
STRM1_Chapitre1_2021-2022.pdf
STRM1_Chapitre1_2021-2022.pdfSTRM1_Chapitre1_2021-2022.pdf
STRM1_Chapitre1_2021-2022.pdf
 
Codage_Information.pptx
Codage_Information.pptxCodage_Information.pptx
Codage_Information.pptx
 
Numeration et codage_de_linfo
Numeration et codage_de_linfoNumeration et codage_de_linfo
Numeration et codage_de_linfo
 
Circuits logiques combinatoire
Circuits logiques combinatoireCircuits logiques combinatoire
Circuits logiques combinatoire
 
Ch1 circuits logiques_p3_combinatoire-v1
Ch1 circuits logiques_p3_combinatoire-v1Ch1 circuits logiques_p3_combinatoire-v1
Ch1 circuits logiques_p3_combinatoire-v1
 
systeme de numeration et codes
systeme de numeration et codessysteme de numeration et codes
systeme de numeration et codes
 
Les mathématiques au service du transport de l’information
Les mathématiques au service du transport de l’informationLes mathématiques au service du transport de l’information
Les mathématiques au service du transport de l’information
 
Introduction_schématique_electrique.pptx
Introduction_schématique_electrique.pptxIntroduction_schématique_electrique.pptx
Introduction_schématique_electrique.pptx
 
Ch4 circuitscombinatoires
Ch4 circuitscombinatoiresCh4 circuitscombinatoires
Ch4 circuitscombinatoires
 
Ch1 circuits logiques_p1_combinatoire-v4
Ch1 circuits logiques_p1_combinatoire-v4Ch1 circuits logiques_p1_combinatoire-v4
Ch1 circuits logiques_p1_combinatoire-v4
 
Architecture
ArchitectureArchitecture
Architecture
 
Cours architecture
Cours architectureCours architecture
Cours architecture
 
Initiation r
Initiation rInitiation r
Initiation r
 

Plus de wafawafa52

Recovery-XPIC-Ericsson- 2-0-MMU 4 A.pptx
Recovery-XPIC-Ericsson- 2-0-MMU 4 A.pptxRecovery-XPIC-Ericsson- 2-0-MMU 4 A.pptx
Recovery-XPIC-Ericsson- 2-0-MMU 4 A.pptxwafawafa52
 
515878259-Node-Group-Synch-Workshop.pptx
515878259-Node-Group-Synch-Workshop.pptx515878259-Node-Group-Synch-Workshop.pptx
515878259-Node-Group-Synch-Workshop.pptxwafawafa52
 
385288768-TD-Training-Modules-Mobilis.pptx
385288768-TD-Training-Modules-Mobilis.pptx385288768-TD-Training-Modules-Mobilis.pptx
385288768-TD-Training-Modules-Mobilis.pptxwafawafa52
 
Ericsson Microwave Products Overview.ppt
Ericsson Microwave Products Overview.pptEricsson Microwave Products Overview.ppt
Ericsson Microwave Products Overview.pptwafawafa52
 
BaseBand-6630-Moshell-Commands .pdf
BaseBand-6630-Moshell-Commands      .pdfBaseBand-6630-Moshell-Commands      .pdf
BaseBand-6630-Moshell-Commands .pdfwafawafa52
 
45555555555-4G-Training .pptx
45555555555-4G-Training            .pptx45555555555-4G-Training            .pptx
45555555555-4G-Training .pptxwafawafa52
 
5-LTE-IP-Troubleshooting .ppt
5-LTE-IP-Troubleshooting            .ppt5-LTE-IP-Troubleshooting            .ppt
5-LTE-IP-Troubleshooting .pptwafawafa52
 
Sharing-Knowledge-OAM-3G-Ericsson .ppt
Sharing-Knowledge-OAM-3G-Ericsson   .pptSharing-Knowledge-OAM-3G-Ericsson   .ppt
Sharing-Knowledge-OAM-3G-Ericsson .pptwafawafa52
 
LTE-BASICS-ppt .ppt
LTE-BASICS-ppt                      .pptLTE-BASICS-ppt                      .ppt
LTE-BASICS-ppt .pptwafawafa52
 
ran-introicbasictroubleshooting3-230122164831-426c58cd.pdf
ran-introicbasictroubleshooting3-230122164831-426c58cd.pdfran-introicbasictroubleshooting3-230122164831-426c58cd.pdf
ran-introicbasictroubleshooting3-230122164831-426c58cd.pdfwafawafa52
 
toaz.info-5g-solution-overview-pr_306866f43cebfb285586e3dd90989b89.pdf
toaz.info-5g-solution-overview-pr_306866f43cebfb285586e3dd90989b89.pdftoaz.info-5g-solution-overview-pr_306866f43cebfb285586e3dd90989b89.pdf
toaz.info-5g-solution-overview-pr_306866f43cebfb285586e3dd90989b89.pdfwafawafa52
 
mop-baseband-integration-xl-project-pa-1docxdocx-pr_299cefaa0fd3e32dd950c7218...
mop-baseband-integration-xl-project-pa-1docxdocx-pr_299cefaa0fd3e32dd950c7218...mop-baseband-integration-xl-project-pa-1docxdocx-pr_299cefaa0fd3e32dd950c7218...
mop-baseband-integration-xl-project-pa-1docxdocx-pr_299cefaa0fd3e32dd950c7218...wafawafa52
 
FPGA_Logic.pdf
FPGA_Logic.pdfFPGA_Logic.pdf
FPGA_Logic.pdfwafawafa52
 
DWDM-Presentation.pdf
DWDM-Presentation.pdfDWDM-Presentation.pdf
DWDM-Presentation.pdfwafawafa52
 
Verilog HDL Design Examples ( PDFDrive ).pdf
Verilog HDL Design Examples ( PDFDrive ).pdfVerilog HDL Design Examples ( PDFDrive ).pdf
Verilog HDL Design Examples ( PDFDrive ).pdfwafawafa52
 
VHDL summary.pdf
VHDL summary.pdfVHDL summary.pdf
VHDL summary.pdfwafawafa52
 
ROM PAL PLA.ppt
ROM PAL PLA.pptROM PAL PLA.ppt
ROM PAL PLA.pptwafawafa52
 
Lecture 16 RC Architecture Types & FPGA Interns Lecturer.pptx
Lecture 16 RC Architecture Types & FPGA Interns Lecturer.pptxLecture 16 RC Architecture Types & FPGA Interns Lecturer.pptx
Lecture 16 RC Architecture Types & FPGA Interns Lecturer.pptxwafawafa52
 
REVISION SYN3.pptx
REVISION SYN3.pptxREVISION SYN3.pptx
REVISION SYN3.pptxwafawafa52
 

Plus de wafawafa52 (20)

Recovery-XPIC-Ericsson- 2-0-MMU 4 A.pptx
Recovery-XPIC-Ericsson- 2-0-MMU 4 A.pptxRecovery-XPIC-Ericsson- 2-0-MMU 4 A.pptx
Recovery-XPIC-Ericsson- 2-0-MMU 4 A.pptx
 
515878259-Node-Group-Synch-Workshop.pptx
515878259-Node-Group-Synch-Workshop.pptx515878259-Node-Group-Synch-Workshop.pptx
515878259-Node-Group-Synch-Workshop.pptx
 
385288768-TD-Training-Modules-Mobilis.pptx
385288768-TD-Training-Modules-Mobilis.pptx385288768-TD-Training-Modules-Mobilis.pptx
385288768-TD-Training-Modules-Mobilis.pptx
 
Ericsson Microwave Products Overview.ppt
Ericsson Microwave Products Overview.pptEricsson Microwave Products Overview.ppt
Ericsson Microwave Products Overview.ppt
 
BaseBand-6630-Moshell-Commands .pdf
BaseBand-6630-Moshell-Commands      .pdfBaseBand-6630-Moshell-Commands      .pdf
BaseBand-6630-Moshell-Commands .pdf
 
45555555555-4G-Training .pptx
45555555555-4G-Training            .pptx45555555555-4G-Training            .pptx
45555555555-4G-Training .pptx
 
5-LTE-IP-Troubleshooting .ppt
5-LTE-IP-Troubleshooting            .ppt5-LTE-IP-Troubleshooting            .ppt
5-LTE-IP-Troubleshooting .ppt
 
Sharing-Knowledge-OAM-3G-Ericsson .ppt
Sharing-Knowledge-OAM-3G-Ericsson   .pptSharing-Knowledge-OAM-3G-Ericsson   .ppt
Sharing-Knowledge-OAM-3G-Ericsson .ppt
 
LTE-BASICS-ppt .ppt
LTE-BASICS-ppt                      .pptLTE-BASICS-ppt                      .ppt
LTE-BASICS-ppt .ppt
 
ran-introicbasictroubleshooting3-230122164831-426c58cd.pdf
ran-introicbasictroubleshooting3-230122164831-426c58cd.pdfran-introicbasictroubleshooting3-230122164831-426c58cd.pdf
ran-introicbasictroubleshooting3-230122164831-426c58cd.pdf
 
toaz.info-5g-solution-overview-pr_306866f43cebfb285586e3dd90989b89.pdf
toaz.info-5g-solution-overview-pr_306866f43cebfb285586e3dd90989b89.pdftoaz.info-5g-solution-overview-pr_306866f43cebfb285586e3dd90989b89.pdf
toaz.info-5g-solution-overview-pr_306866f43cebfb285586e3dd90989b89.pdf
 
mop-baseband-integration-xl-project-pa-1docxdocx-pr_299cefaa0fd3e32dd950c7218...
mop-baseband-integration-xl-project-pa-1docxdocx-pr_299cefaa0fd3e32dd950c7218...mop-baseband-integration-xl-project-pa-1docxdocx-pr_299cefaa0fd3e32dd950c7218...
mop-baseband-integration-xl-project-pa-1docxdocx-pr_299cefaa0fd3e32dd950c7218...
 
FPGA_Logic.pdf
FPGA_Logic.pdfFPGA_Logic.pdf
FPGA_Logic.pdf
 
DWDM-Presentation.pdf
DWDM-Presentation.pdfDWDM-Presentation.pdf
DWDM-Presentation.pdf
 
Verilog HDL Design Examples ( PDFDrive ).pdf
Verilog HDL Design Examples ( PDFDrive ).pdfVerilog HDL Design Examples ( PDFDrive ).pdf
Verilog HDL Design Examples ( PDFDrive ).pdf
 
VHDL summary.pdf
VHDL summary.pdfVHDL summary.pdf
VHDL summary.pdf
 
ROM PAL PLA.ppt
ROM PAL PLA.pptROM PAL PLA.ppt
ROM PAL PLA.ppt
 
Lecture 16 RC Architecture Types & FPGA Interns Lecturer.pptx
Lecture 16 RC Architecture Types & FPGA Interns Lecturer.pptxLecture 16 RC Architecture Types & FPGA Interns Lecturer.pptx
Lecture 16 RC Architecture Types & FPGA Interns Lecturer.pptx
 
exam.ppt
exam.pptexam.ppt
exam.ppt
 
REVISION SYN3.pptx
REVISION SYN3.pptxREVISION SYN3.pptx
REVISION SYN3.pptx
 

Architecture des ordinateurs Elaboré par- ABIDA Mounir.ppt

  • 1. Architecture des ordinateurs 1 ISET MAHDIA Architecture des ordinateurs Elaboré par: ABIDA Mounir BEN HMED Afef
  • 2. Architecture des ordinateurs 2 Positionnement du cours Capteur Conditionnement Amplificateur Traitement de l’information C.A.N. R, I, C, L, F… U U Mot binaire Capteur Electronique Acquisition données Informatique d’instrumentation φ
  • 3. Architecture des ordinateurs 3 Définition Informatique = Information + Automatique Ce terme a été introduit en France. Il est très répandu dans le monde à part dans les pays anglo- saxons où le terme dominant est computer science. Informatique = Théories et des supports physiques Système Informatique = Software+hardware
  • 4. Architecture des ordinateurs 4 Objectifs du cours  Comprendre la structure matérielle d’un ordinateur  Savoir choisir un ordinateur en fonction d’un besoin
  • 7. Architecture des ordinateurs 7 I. Généralités I.1 Définitions I.2 Représentation de l’information I.3 Codage de l’information I.4 Traitement de l’information
  • 8. Architecture des ordinateurs 8 I. Généralités I.1 Définitions  Architecture d’un système : Représente l’organisation des différentes unités d’un système et leurs interconnexions.  Ordinateur : Machine automatique de traitement de l’information Obéit à un programme formé par des suites d’opérations logiques et arithmétiques
  • 9. Architecture des ordinateurs 9 I. Généralités Pascaline 1642 1854 Algèbre de Boole 1938 Shannon BInary digiT Z3 1904 Tube à vide 1943 Mark I 1947 Transistor 1945 ENIAC 1958 Circuit Intégré 1960 IBM 7000 1971 Intel 4004 1981 IBM PC 1976 Apple I 1ière génération 2ième génération 3ième génération I.1 Définitions
  • 10. Architecture des ordinateurs 10 I. Généralités I.1 Définitions I.2 Représentation de l’information I.3 Codage de l’information I.4 Traitement de l’information
  • 11. Architecture des ordinateurs 11 I. Généralités  Information numérique = information binaire = 1 bit  Représentée par 2 niveaux de tension  Codée par « 0 » logique ou « 1 » logique  Différents codages pour représenter une information (binaire naturel, complément à 2, BCD, etc…) 001101101 I.2 Représentation de l’information
  • 12. Architecture des ordinateurs 12 I. Généralités  Numération Nbase b Poids du chiffre bn b2 b1 b0 Rang du chiffre n 2 1 0 I.2 Représentation de l’information
  • 13. Architecture des ordinateurs 13 I. Généralités  Conversion Binaire → Décimal On additionne les poids associés à chaque symbole Exemple : ( 1 1 0 0 1 )2 24 23 22 21 20 16 8 4 2 1 = 1+ 8 + 16 = (25)10 I.2 Représentation de l’information
  • 14. Architecture des ordinateurs 14 I. Généralités  Conversion Décimal → Binaire On effectue des divisions successives par 2 Exemple : 55 2 1 27 1 13 1 6 0 3 1 1 2 2 2 2 (55)10 = (110111)2 I.2 Représentation de l’information
  • 15. Architecture des ordinateurs 15 I. Généralités  Conversion Hexadécimal → Décimal On additionne les poids associés à chaque symbole Exemple : ( B 2 2 )16 162 161 160 256 16 1 = Bx256 + 2x16 + 2x1 = 11x256 + 32 + 2 = (2850)10  Conversion Décimal → Hexadécimal On effectue des divisions successives par 16 I.2 Représentation de l’information
  • 16. Architecture des ordinateurs 16 I. Généralités  Conversion Binaire → Hexadécimal On regroupe les bits par quartets et on remplace les quartets par leur équivalent hexadécimal Exemple : ( 1011 0010 0010 )2 ( B 2 2 )16  Conversion Hexadécimal → Binaire On effectue l’opération inverse I.2 Représentation de l’information 8 4 2 1 8 4 2 1 8 4 2 1
  • 17. Architecture des ordinateurs 17 I. Généralités I.1 Définitions I.2 Représentation de l’information I.3 Codage de l’information I.4 Traitement de l’information
  • 18. Architecture des ordinateurs 18 I. Généralités  Les informations directement traitées par un ordinateurs sont : des données :  entiers : naturels et relatifs  flottants : nombres réels  caractères des instructions : leur codage est spécifique à un processeur I.3 Codage de l’information
  • 19. Architecture des ordinateurs 19 I. Généralités  Codage des entiers naturels : Binaire naturel BCD : Remplacer chaque chiffre d’un nombre décimal par son équivalent binaire  Codage des entiers relatifs : Complément à 2 : x est le complément à 1 (-x)C2 = x +1 Bit de poids fort = bit de signe I.3 Codage de l’information
  • 20. Architecture des ordinateurs 20 I. Généralités  Codage des caractères : ASCII I.3 Codage de l’information Caractères spéciaux Chiffres Lettres
  • 21. Architecture des ordinateurs 21 I. Généralités  Notations 1 kilo = 210 = 1024 1 Méga = 220 = 1 048 476 1 octet = 8 bits 1 ko = 1024 octets = 8192 bits 1 Mo = 210 ko = 1024 ko = 8 388 608 bits I.3 Codage de l’information
  • 22. Architecture des ordinateurs 22 I. Généralités  Exemple : Codage d’une image Image matricielle = matrice de points élémentaires = PIcture ELement = pixel Chaque pixel est codé en binaire sur un certains nombre de bits I.3 Codage de l’information
  • 23. Architecture des ordinateurs 23 I. Généralités  Image noir et blanc : Chaque pixel est codé sur 1 bit : 0 = blanc 1 = noir 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 36 bits 303 pixels 303 pixels 303 x 303 x 1 bit = 91809 bits I.3 Codage de l’information
  • 24. Architecture des ordinateurs 24 I. Généralités  Image Niveaux de gris Chaque pixel est codé sur plusieurs bits Si on code sur 8 bits = 1 pixel = 1 octet 303 pixels 303 pixels 303 x 303 x 1 octet = 91809 octets = 734 472 bits I.3 Codage de l’information
  • 25. Architecture des ordinateurs 25 I. Généralités  Image couleur 24 bits Code RVB = Rouge, Vert, Bleu Chaque couleur est codée sur 8 bits La couleur du pixel est l’association des 3 couleurs Chaque pixel est codé sur 24 bits (true color) 303 pixels 303 pixels 303 x 303 x 3 octets = 275 424 octets = 2 203 392 bits I.3 Codage de l’information
  • 26. Architecture des ordinateurs 26 I. Généralités I.1 Définitions I.2 Représentation de l’information I.3 Codage de l’information I.4 Traitement de l’information
  • 27. Architecture des ordinateurs 27 I. Généralités  Arithmétique Addition Soustraction Multiplication Division I.4 Traitement de l’information 0 + 0 0 0 + 1 1 1 + 1 10 Retenue A-B = A + (B)C2 A x B = A+A+A+A+…+A B fois A : B = c avec c : nombre entier de soustraction de B dans A
  • 28. Architecture des ordinateurs 28  Un mot de n bits est une suite (ai)0i n-1 a0 est le bit de poids faible an-1 est le bit de poids fort  Notation hexadécimale : Manière simplifiée d’écrire les mots binaires 4 bits = 1 digit hexadécimal Exemple : 0100 1011 0101 1111 = 0x4b5f I. Généralités
  • 29. Architecture des ordinateurs 29 Entiers naturels  Soient B un entier 2 et N un entier 1  Tout entier p compris entre 0 et BN-1 s’écrit de façon unique sous la forme : où les di sont entre 0 et B-1  La décomposition de p en base B est : P = dN-1 … d2d1d0     1 0 N i i iB d p I. Généralités
  • 30. Architecture des ordinateurs 30 Entiers relatifs  Quatre représentations (au moins) : Signe – Valeur absolue Complément à 1 Complément à 2 Excédent à 2N-1  Représentation symétrique ? Problème lié au zéro I. Généralités
  • 31. Architecture des ordinateurs 31 Complément à 2  Sur N bits, on peut représenter 2N nombres différents. On choisi de représenter les nombres compris entre -2N-1 et 2N-1-1.  La représentation des entiers positifs est identique à celle des entiers naturels.  La représentation d’un entier négatif p est la représentation en naturel de l’entier p+2N (Excédent à 2N) I. Généralités
  • 32. Architecture des ordinateurs 32 Intérêts du complément à 2  Signe + valeur absolue nécessite 2 algorithme pour les additions.  Complément à 2 : un seul algorithme  On voit le signe (0 positif 1 négatif)  Pour une suite d’opérations dont le résultat théorique est représentable, même si il y a des dépassements de capacité intermédiaires, le résultat final est correct. I. Généralités
  • 33. Architecture des ordinateurs 33 Exemples de numérations binaire position Signe || comp. à 1 à 2 exed. à 4 à 3 000 0 0 0 0 -4 -3 001 1 1 1 1 -3 -2 010 2 2 2 2 -2 -1 011 3 3 3 3 -1 0 100 4 -0 -3 -4 0 1 101 5 -1 -2 -3 1 2 110 6 -2 -1 -2 2 3 111 7 -3 -0 -1 3 4 I. Généralités
  • 34. Architecture des ordinateurs 34 Notation BCD  But : travailler directement en base 10  Applications de gestion, beaucoup d’E/S  Exemple : 35268 est représenté en BCD par : 0011 0101 0010 0110 1000  Inconvénients : Opérations arithmétiques plus compliquées Demande plus de mémoire I. Généralités
  • 35. Architecture des ordinateurs 35 Les flottants  Forme mantisse et exposant : x = m  B e zéro Nombres positifs représentables Nombres négatifs représentables underflow overflow overflow I. Généralités
  • 36. Architecture des ordinateurs 36 La norme IEEE 754  Simple précision : s e = exposant f = mantisse (partie fractionnaire de la) 0 22 23 30 31 Suite de la partie fractionnaire de la mantisse f = mantisse (partie fractionnaire) s e = exposant 31 30 20 0 0 31 Double précision : I. Généralités I. Généralités
  • 37. Architecture des ordinateurs 37 Interprétation des champs nom exposant Partie frac. valeur normalisé emin<e<emax f qque (-1)s  1.f  2e dénormalisé e = emin f  0 (-1)s  0.f  2e zéro e = emin f = 0 +/- 0 infini e = emax f = 0 +/-  NaN e = emax f  0 NaN I. Généralités
  • 38. Architecture des ordinateurs 38 I. Généralités  Logique Combinatoire : la sortie des fonctions réalisées dépend d’une combinaison des entrées Utilisation de portes logiques élémentaires Réalisation de MUX, ADD, Codeur, Décodeur, etc… Séquentielle : la sortie des fonctions réalisées dépend d’une combinaison des entrées et de l’état de la sortie Utilisation de bascules Réalisation de compteur, registre, séquenceur, etc… I.4 Traitement de l’information
  • 39. Architecture des ordinateurs 39 I. Généralités  Exemple I.4 Traitement de l’information
  • 41. Architecture des ordinateurs 41 II. Architecture de base II.1 Modèle de von Neumann et modèle de Harvard II.2 Microprocesseur II.3 Mémoire principale II.4 Interface E/S II.5 Les bus II.6 Le décodage d’adresses
  • 42. Architecture des ordinateurs 42 II. Architecture de base  Système minimum de traitement programmé de l’information Une machine universelle contrôlée par un programme Des instructions, sous format binaire, stockées en mémoire Programme et données dans la même mémoire Rupture de séquence possible II.1 Modèle de von Neumann
  • 43. Architecture des ordinateurs 43 II. Architecture de base II.1 Modèle de von Neumann Interface E/S Microprocesseur Mémoire Principale
  • 44. Architecture des ordinateurs 44 II. Architecture de base II.2 Modèle de Harvard Interface E/S Microprocesseur RAM ROM
  • 45. Architecture des ordinateurs 45 II. Architecture de base II.1 Modèle de von Neumann et modèle de Harvard II.2 Microprocesseur II.3 Mémoire principale II.4 Interface E/S II.5 Les bus II.6 Le décodage d’adresses
  • 46. Architecture des ordinateurs 46 II. Architecture de base
  • 47. Architecture des ordinateurs 47 II. Architecture de base
  • 48. Architecture des ordinateurs 48 II. Architecture de base  Circuit intégré numérique complexe.  Intégration sur une puce de l’unité de commande et de l’UAL  Capable d'interpréter et d'exécuter les instructions d'un programme  Caractéristiques du up :  Vitesse horloge  Nbre instructions/s  Taille des données… II.2 Microprocesseur Microprocesseur
  • 49. Architecture des ordinateurs 49 II. Architecture de base II.1 Modèle de von Neumann II.2 Microprocesseur II.3 Mémoire principale II.4 Interface E/S II.5 Les bus II.6 Le décodage d’adresses
  • 50. Architecture des ordinateurs 50 II. Architecture de base Mémoire Principale  Contient :  les programmes  Les données  Composée :  Mémoire vive (RAM) Lecture/écriture données  Mémoire morte (ROM) Lecture programme II.3 Mémoire principale
  • 51. Architecture des ordinateurs 51 II. Architecture de base II.1 Modèle de von Neumann II.2 Microprocesseur II.3 Mémoire principale II.4 Interface E/S II.5 Les bus II.6 Le décodage d’adresses
  • 52. Architecture des ordinateurs 52 II. Architecture de base II.4 Interface E/S  Passerelle vers le monde extérieur  Assure la communication entre le microprocesseur et les périphériques Interface E/S
  • 53. Architecture des ordinateurs 53 II. Architecture de base II.1 Modèle de von Neumann II.2 Microprocesseur II.3 Mémoire principale II.4 Interface E/S II.5 Les bus II.6 Le décodage d’adresses
  • 54. Architecture des ordinateurs 54 II. Architecture de base Interface E/S Microprocesseur Mémoire Principale Ces éléments vont communiquer entre eux par l ’intermédiaire de 3 BUS II.5 Les bus
  • 55. Architecture des ordinateurs 55 II. Architecture de base  Bus : Ensemble de fils qui assure la transmission du même type d’information Interconnecte les différents sous-système Lien de communication partagé II.5 Les bus
  • 56. Architecture des ordinateurs 56 II. Architecture de base Interface E/S Micropro- -cesseur Mémoire Principale Bus de données II.5 Les bus
  • 57. Architecture des ordinateurs 57 II. Architecture de base  Bus de données Assure le transfert des informations (données ou instructions) entre le microprocesseur et son environnement Bidirectionnel Nombre de fils définit la capacité de traitement du up II.5 Les bus up périphériques
  • 58. Architecture des ordinateurs 58 II. Architecture de base II.5 Les bus Bus d ’adresses Interface E/S Micropro- -cesseur Mémoire Principale Bus de données ?
  • 59. Architecture des ordinateurs 59 II. Architecture de base  Bus d ’adresses : Ensemble de fils sur lesquels le microprocesseur fournit l ’adresse du périphérique sélectionné Unidirectionnel Nombre de fils définit l’espace adressable par le up  espace adressable = 2n avec n:nbre de fils II.5 Les bus up périphériques
  • 60. Architecture des ordinateurs 60 II. Architecture de base Bus de commande Interface E/S Micropro- -cesseur Mémoire Principale Bus d ’adresses Bus de données II.5 Les bus
  • 61. Architecture des ordinateurs 61 II. Architecture de base  Bus de commande Assure la synchronisation des flux d'informations sur les bus de données et d’adresses. Le CPU indique ce qu ’il est en train de faire. Ce bus véhicule des signaux relatifs aux interruptions, commande de lecture/écriture, etc... II.5 Les bus
  • 62. Architecture des ordinateurs 62 II. Architecture de base II.1 Modèle de von Neumann II.2 Microprocesseur II.3 Mémoire principale II.4 Interface E/S II.5 Les bus II.6 Le décodage d’adresses
  • 63. Architecture des ordinateurs 63 II. Architecture de base II.5 Le décodage d’adresses Bus de commande Interface E/S Micropro- -cesseur Mémoire Principale Bus d ’adresses Bus de données Dans quels boîtiers vont aller les données ?
  • 64. Architecture des ordinateurs 64 II. Architecture de base  Décodeur d’adresses  Périphériques reliés sur le même bus de données  Nécessité qu’un seul soit sélectionné à la fois  Implique :  Création d’un plan mémoire  Utilisation d’un décodeur d’adresses  Création d’entrée de sélection (CE ou CS)  Existence de l’état haute impédance II.5 Le décodage d’adresses
  • 65. Architecture des ordinateurs 65 II. Architecture de base Bus de commande Interface E/S Micropro- -cesseur Mémoire Principale Bus d ’adresses Bus de données Décodeur d’adresses II.5 Le décodage d’adresses
  • 66. Architecture des ordinateurs 66 Système minimum EXERCICE: A l ’aide du schéma structurel du système minimum repérer les différents boîtiers. colorier Donner le nom du CPU (rouge) Donner le nom de la ROM (bleu) Donner le nom de la RAM (vert) Donner le nom du circuit I/O (Gris) Donner le nom du décodeur d ’adresses. (Jaune) Colorier les 3 Bus et repérer les 3 fils d ’adressage.
  • 67. Architecture des ordinateurs 67 Système minimum
  • 68. Architecture des ordinateurs 68 Système minimum CPU 6809 Eprom 27 64 RAM 6116 PIA 6821 HCT 138
  • 69. Architecture des ordinateurs 69 II. Architecture de base $FFFF $0000  Plan mémoire  µP 16 bits d’adresse  216=65536 octets = 64 Ko adressable  @debut = $0000  @fin = $FFFF  8 Ko pour le PIA $1FFF PIA  8 Ko pour la RAM RAM $2000 $3FFF  8 Ko pour la ROM2 ROM2 $C000 $DFFF ROM1 $E000  8 Ko pour la ROM1 II.5 Le décodage d’adresses
  • 71. Architecture des ordinateurs 71 III. Les mémoires III.1 Principe III.2 Caractéristiques III.3 Différents types de mémoire III.4 Critères de choix III.5 Hiérarchie mémoire
  • 72. Architecture des ordinateurs 72 III. Les mémoires  Généralités Permet le stockage des informations sous forme numérique Les informations stockées sont appelées des données Elles sont accessibles par l’intermédiaire de leur adresse III.1 Principe
  • 73. Architecture des ordinateurs 73 III. Les mémoires  Applications  Carte à puce  Carte mémoire appareil multimédia  Ordinateur  Etc… III.1 Principe
  • 74. Architecture des ordinateurs 74 III. Les mémoires III.1 Principe 1 0 0 1 0 0 1 1 0 1 0 Mémoire A2 A1 A0 D0 D7 Bus d’adresses Bus de données
  • 75. Architecture des ordinateurs 75 III. Les mémoires III.1 Principe n fils d’adresses Mémoire m fils de données Sélection CS Commande R/W
  • 76. Architecture des ordinateurs 76 III. Les mémoires III.1 Principe III.2 Caractéristiques III.3 Différents types de mémoire III.4 Critères de choix III.5 Hiérarchie mémoire
  • 77. Architecture des ordinateurs 77 III. Les mémoires  Format : Nombre de bits dans chaque case mémoire Largeur du mot mémorisable  Capacité si : m bits dans chaque cases mémoire si : 2n cases mémoire C = m . 2n bits III.2 Caractéristiques
  • 78. Architecture des ordinateurs 78 III. Les mémoires III.2 Caractéristiques  Temps d’accès Temps qui s'écoule entre l'instant où a été lancée une opération de lecture/écriture en mémoire et l'instant où la première information est disponible sur le bus de données.  Temps de cycle Intervalle minimum qui doit séparer deux demandes successives de lecture ou d'écriture.
  • 79. Architecture des ordinateurs 79 III. Les mémoires III.2 Caractéristiques  Exemple : cycle de lecture @x Dx Bus @ R/W CS Bus D Tps accès Tps de cycle Données accessibles
  • 80. Architecture des ordinateurs 80 III. Les mémoires III.2 Caractéristiques  Débit Nombre maximum d'informations lues ou écrites par seconde On parle aussi de bande passante (1/débit)  Volatilité
  • 81. Architecture des ordinateurs 81 III. Les mémoires III.2 Caractéristiques  Exemple : capacité mémoire C = 215 . 8 = 262 144 bits 256 k bits 32 768 octets 32 ko 32 768 mots de 8 bits Bus d’adresses 15 bits Bus de données 8 bits /1024 / 8
  • 82. Architecture des ordinateurs 82 III. Les mémoires III.1 Organisation III.2 Caractéristiques III.3 Différents types de mémoire III.4 Critères de choix III.5 Hiérarchie mémoire
  • 83. Architecture des ordinateurs 83 III. Les mémoires III.3 Différents types de mémoire Mémoire Vives Mortes
  • 84. Architecture des ordinateurs 84 III. Les mémoires III.3 Différents types de mémoire  RAM (Random Access Memory) Mémoire vive Lecture et écriture possible Mémoire volatile = perd son contenu lorsqu’elle n’est plus alimentée RAM statique ou dynamique
  • 85. Architecture des ordinateurs 85 III. Les mémoires III.3 Différents types de mémoire Mémoire Vives Mortes Statiques Dynamiques
  • 86. Architecture des ordinateurs 86 III. Les mémoires III.3 Différents types de mémoire  RAM statique Élément mémoire = bascule  RAM dynamique Élément mémoire = capacité  Comparaison  DRAM : Encombrement plus faible : coût plus faible DRAM : Nécessité d’un rafraîchissement : plus lente
  • 87. Architecture des ordinateurs 87 III. Les mémoires III.3 Différents types de mémoire  Application SRAM = cache de petite taille et rapide DRAM = mémoire principale de forte capacité et de faible coût
  • 88. Architecture des ordinateurs 88 III. Les mémoires III.3 Différents types de mémoire SRAM Asynchrone Synchrone Mémoire Vives Mortes Statiques Dynamiques
  • 89. Architecture des ordinateurs 89 III. Les mémoires III.3 Différents types de mémoire  Technologie DRAM Difficile de maîtriser les temps de propagation Nécessite de synchroniser les accès mémoire SDRAM: Synchrone DRAM Introduction du mode Rafale (BURST)
  • 90. Architecture des ordinateurs 90 III. Les mémoires  Synchronous DRAM Une matrice de cellules mémoires Un buffer d’Entrée/Sortie Un bus de données SDR Matrice Mémoire Buffer Buffer Matrice Mémoire III.3 Différents types de mémoire
  • 91. Architecture des ordinateurs 91 III. Les mémoires  Double Data Rate SRAM Lecture sur front montant et descendant Banc mémoire X2 DDR Matrice Mémoire Buffer Buffer Matrice Mémoire III.3 Différents types de mémoire
  • 92. Architecture des ordinateurs 92 III. Les mémoires Buffer Matrice Mémoire  Double Data Rate SRAM II Vitesse du buffer X2 Banc mémoire X2 DDR-II Buffer Matrice Mémoire III.3 Différents types de mémoire
  • 93. Architecture des ordinateurs 93 III. Les mémoires III.3 Différents types de mémoire Mémoire Vives Mortes ROM PROM EPROM EEPROM FLASH Statiques Dynamiques SRAM Asynchrone Synchrone EDO… SDRAM DDR
  • 94. Architecture des ordinateurs 94 III. Les mémoires III.3 Différents types de mémoire  ROM (Read Only Memory) Mémoire morte Écriture effectuée par l’intermédiaire d’un programmateur spécifique Accessible seulement en Lecture Mémoire non volatile = conserve son contenu lorsqu’elle n’est plus alimentée
  • 95. Architecture des ordinateurs 95 III. Les mémoires III.3 Différents types de mémoire  ROM Point mémoire = diode Programmation par le constructeur (masque) Modification impossible Délai
  • 96. Architecture des ordinateurs 96 III. Les mémoires III.3 Différents types de mémoire adresses +V données 1 0 0 0
  • 97. Architecture des ordinateurs 97 III. Les mémoires III.3 Différents types de mémoire  PROM (Programmable ROM) Point mémoire = fusible Programmation par l’utilisateur Modification impossible
  • 98. Architecture des ordinateurs 98 III. Les mémoires III.3 Différents types de mémoire  EPROM (Erasable PROM) Point mémoire = transistor FAMOS Programmation par pic de tension Effaçable entièrement par UV G S D Grille flottante VPP GND
  • 99. Architecture des ordinateurs 99 III. Les mémoires III.3 Différents types de mémoire  EEPROM (Electrically EPROM) Point mémoire = transistor SAMOS Programmation par pic de tension Effaçable mot par mot par pic de tension Comportement d’une RAM non volatile mais très lente
  • 100. Architecture des ordinateurs 100 III. Les mémoires III.3 Différents types de mémoire  Flash EEPROM Programmation et effacement in situ ISP Programmation par mot ou bloc Temps d'effacement très rapide Flash NAND ou Flash NOR
  • 101. Architecture des ordinateurs 101 III. Les mémoires  Le futur : La MRAM ?? Information = charge magnétique (polarisation e-) Allie les avantages : SRAM = rapidité DRAM = capacité Flash = permanence III.3 Différents types de mémoire
  • 102. Architecture des ordinateurs 102 III. Les mémoires III.1 Organisation III.2 Caractéristiques III.3 Différents types de mémoire III.4 Critères de choix III.5 Hiérarchie mémoire
  • 103. Architecture des ordinateurs 103 III. Les mémoires  Critères de choix  Capacité  Vitesse  Consommation  Coût III.4 Critères de choix
  • 104. Architecture des ordinateurs 104 III. Les mémoires III.1 Organisation III.2 Caractéristiques III.3 Différents types de mémoire III.4 Critères de choix III.5 Hiérarchie mémoire
  • 105. Architecture des ordinateurs 105 III. Les mémoires III.5 Hiérarchie mémoire  Hiérarchie mémoire vitesse + capacité + Registre 200 octets 1 ns Cache 1 Mo 5 ns Mémoire principale 1 Go 10 ns Mémoire de masse 120 Go 10 ms
  • 107. Architecture des ordinateurs 107 IV. Le microprocesseur IV.1 Généralités IV.2 Architecture de base IV.3 Exécution d’une instruction IV.4 Caractéristiques IV.5 Langage de programmation
  • 108. Architecture des ordinateurs 108 IV. Le microprocesseur  Microprocesseur Circuit intégré numérique complexe. Intégration sur une puce de fonctions logiques combinatoires (logiques et/ou arithmétiques) et séquentielles (registres, compteur, etc…) Capable d'interpréter et d'exécuter les instructions d'un programme. IV.1 Généralités
  • 109. Architecture des ordinateurs 109 IV. Le microprocesseur Concept de microprocesseur créé par la Société Intel en 1971 1ier microprocesseur = le 4004 :  unité de calcul 4 bits  fonctionnant à 108 kHz  intégration d’environ 2300 transistors. IV.1 Généralités
  • 110. Architecture des ordinateurs 110 IV. Le microprocesseur  Rôle Il organise l’enchaînement des tâches précisées dans la mémoire (programme) Il rythme et synchronise l'exécution de ces tâches Il gère les informations extérieures au système Principe de von Neuman Programme et données dans la même mémoire Exécution séquentielle des tâches IV.1 Généralités
  • 111. Architecture des ordinateurs 111 IV. Le microprocesseur IV.1 Généralités IV.2 Architecture de base IV.3 Exécution d’une instruction IV.4 Caractéristiques IV.5 Langage de programmation
  • 112. Architecture des ordinateurs 112 IV. Le microprocesseur Bus d’adresses Bus de données Données Programme up mémoire H Unité de traitement Unité de commande IV.2 Architecture de base
  • 113. Architecture des ordinateurs 113 IV. Le microprocesseur  Unité de commande Séquence le déroulement des instructions Décode les instructions à exécuter  Unité de traitement Regroupe les circuits qui assurent les traitements nécessaires à l'exécution des instructions UAL, registre d’état… IV.2 Architecture de base
  • 114. Architecture des ordinateurs 114 IV. Le microprocesseur IV.1 Généralités IV.2 Architecture de base IV.3 Exécution d’une instruction IV.4 Caractéristiques IV.5 Langage de programmation
  • 115. Architecture des ordinateurs 115 Objectifs  Comprendre l’architecture d’une machine von newman.  Comprendre les étapes de déroulement de l’exécution d’une instruction.  Comprendre le principe des différents modes d’adressage.
  • 116. Architecture des ordinateurs 116 1. Introduction  Un programme est un ensemble d’instructions exécutées dans un ordre bien déterminé.  Un programme est exécuté par un processeur ( machine ).  Un programme est généralement écrit dans un langage évolué (Pascal, C, VB, Java, etc.).  Les instructions qui constituent un programme peuvent être classifiées en 4 catégories :  Les Instructions d’affectations : permet de faire le transfert des données  Les instructions arithmétiques et logiques.  Les Instructions de branchement ( conditionnelle et inconditionnelle )  Les Instructions d’entrées sorties.
  • 117. Architecture des ordinateurs 117 117 1. Introduction  Pour exécuter un programme par une machine, on passe par les étapes suivantes : 1. Édition : on utilise généralement un éditeur de texte pour écrire un programme et le sauvegarder dans un fichier. 2. Compilation : un compilateur est un programme qui convertit le code source ( programme écrit dans un langage donné ) en un programme écrit dans un langage machine ( binaire ). Une instruction en langage évolué peut être traduite en plusieurs instructions machine. 3. Chargement : charger le programme en langage machine dans mémoire afin de l’exécuter .
  • 118. Architecture des ordinateurs 118 • Comment s’exécute un programme dans la machine ? • Pour comprendre le mécanisme d’exécution d’un programme  il faut comprendre le mécanisme de l’exécution d’une instruction . • Pour comprendre le mécanisme de l’exécution d’une instruction  il faut connaître l’architecture de la machine ( processeur ) sur la quelle va s’exécuter cette instruction.
  • 119. Architecture des ordinateurs 119 119 2. Architecture matérielle d’une machine ( architecture de Von Neumann ) L’architecture de Von Neumann est composée : • D’une mémoire centrale, • D’une unité centrale UC , CPU (Central Processing Unit), processeur , microprocesseur. •D’un ensemble de dispositifs d’entrées sorties pour communiquer avec l’extérieur. •Cette architecture est la base des architectures des ordinateurs. Mémoire Centrale UC Processeur entrées sorties
  • 120. Architecture des ordinateurs 120 120 2.1 La mémoire centrale  La mémoire centrale (MC) représente l’espace de travail de l’ordinateur .  C’est l’organe principal de rangement des informations utilisées par le processeur.  Dans un ordinateur pour exécuter un programme il faut le charger ( copier ) dans la mémoire centrale .  Le temps d’accès à la mémoire centrale et sa capacité sont deux éléments qui influent sur le temps d’exécution d’un programme ( performances d’une machine ).
  • 121. Architecture des ordinateurs 121 121 0001100 0011100 0111100 0001100 0001100 0000 0001 0002 ……. ……. …….. FFFF Une adresse Contenu d’une case (un mot)mémoire •La mémoire centrale peut être vu comme un large vecteur ( tableau ) de mots ou octets. •Un mot mémoire stocke une information sur n bits. •Chaque mot possède sa propre adresse. •La mémoire peut contenir des programmes et les données utilisées par les programmes.
  • 122. Architecture des ordinateurs 122 Structure d’un programme en MC Partie données ( variables ) Partie instructions …………. ………. } 11100001 11100001 11000001 11100001 11000001 11110000 1111111 1000000 0000000 Addition Soustraction
  • 123. Architecture des ordinateurs 123 2.2 L’Unité Centrale ( UC)  L’unité centrale (appelée aussi processeur , microprocesseur) à pour rôle d’exécuter les programmes.  L’UC est composée d’une unité arithmétique et logique (UAL) et d’une unité de contrôle. - L’unité arithmétique et logique réalise les opérations élémentaires (addition, soustraction, multiplication, . . .) . - L’unité de commande contrôle les opérations sur la mémoire (lecture/écriture) et les opérations à réaliser par l’UAL selon l’instruction en cours d’exécution.
  • 124. Architecture des ordinateurs 124 Architecture matérielle d’une machine Von Neumann UC
  • 125. Architecture des ordinateurs 125 2.2.1 L’UAL  L’unité arithmétique et logique réalise une opération élémentaire (addition, ,soustraction, multiplication, . . .).  L’UAL regroupe les circuits qui assurent les fonctions logiques et arithmétiques de bases ( ET,OU,ADD,SUS,…..).  L’UAL comporte un registre accumulateur ( ACC ) : c’est un registre de travail qui sert a stocker un opérande (données )au début d’une opération et le résultat à la fin.
  • 126. Architecture des ordinateurs 126  L’UAL comporte aussi un registre d’état : Ce registre nous indique l’état du déroulement de l’opération .  Ce registre est composé d’un ensemble de bits. Ces bits s’appels indicateurs (drapeaux ou flags).  Ces indicateurs sont mis à jours ( modifiés )après la fin de l’exécution d’une opération dans l’UAL.  Les principeaux indicateurs sont :  Retenue : ce bit est mis à 1 si l’opération génère une retenue.  Signe :ce bit est mis à 1 si l’opération génère un résultat négative.  Débordement :ce bit est mis à 1 s’il y a un débordement.  Zero : ce bit est mis à 1 si le résultat de l’opération est nul.
  • 127. Architecture des ordinateurs 127 127 Schéma d’une UAL
  • 128. Architecture des ordinateurs 128 128 2.2.2 Unité de contrôle  Le rôle de l'unité de contrôle (ou unité de commande ) est de :  coordonner le travail de toutes les autres unités ( UAL , mémoire,…. )  et d'assurer la synchronisation de l'ensemble.  Elle assure :  la recherche ( lecture ) de l’instruction et des données à partir de la mémoire,  le décodage de l’instruction et l’exécution de l’instruction en cours  et prépare l’instruction suivante.
  • 129. Architecture des ordinateurs 129 129  L’unité de contrôle comporte :  Un registre instruction (RI) : contient l’instruction en cours d’exécution. Chaque instruction est décoder selon sont code opération grâce à un décodeur.  Un registre qui s’appel compteur ordinal (CO) ou le compteur de programme (CP ) : contient l’adresse de la prochaine instruction à exécuter (pointe vers la prochaine instruction à exécuter ). Initialement il contient l’adresse de le première instruction du programme à exécuter.  Un séquenceur : il organise ( synchronise ) l’exécution des instruction selon le rythme de l’horloge, il génère les signaux nécessaires pour exécuter une instruction.
  • 130. Architecture des ordinateurs 130 130 Schéma d’une UC
  • 131. Architecture des ordinateurs 131 131 Schéma détaillé d’une machine UC
  • 132. Architecture des ordinateurs 132 132 Remarque  Le microprocesseur peut contenir d’autres registres autre que CO,RI et ACC.  Ces registres sont considérés comme une mémoire interne ( registre de travail ) du microprocesseur.  Ces registres sont plus rapide que la mémoire centrale , mais le nombre de ces registre est limité.  Généralement ces registres sont utilisés pour sauvegarder les données avant d’exécuter une opération.  Généralement la taille d’un registre de travail est égale à la taille d’un mot mémoire
  • 133. Architecture des ordinateurs 133 133 Une machine avec des registres de travail registres
  • 134. Architecture des ordinateurs 134 134 3.Jeu d’instructions  Chaque microprocesseur possède un certain nombre limité d’instructions qu’il peut exécuter. Ces instructions s’appelles jeu d’instructions.  Le jeu d’instructions décrit l’ensemble des opérations élémentaires que le microprocesseur peut exécuter.  Les instructions peuvent être classifiées en 4 catégories :  Instruction d’affectation : elle permet de faire le transfert des données entre les registres et la mémoire Écriture : registre  mémoire Lecture : mémoire  registre  Les instructions arithmétiques et logiques ( ET , OU , ADD,….)  Instructions de branchement ( conditionnelle et inconditionnelle )  Instructions d’entrées sorties.
  • 135. Architecture des ordinateurs 135 135 3.1 Codage d’une instruction  Les instructions et leurs opérandes ( données ) sont stocké dans la mémoire.  La taille d’une instruction ( nombre de bits nécessaires pour la représenter en mémoire ) dépend du type de l’instruction et du type de l’opérande.  L’instruction est découpée en deux parties :  Code opération ( code instruction ) : un code sur N bits qui indique quelle instruction.  La champs opérande : qui contient la donnée ou la référence ( adresse ) à la donnée. Code opération Opérande •Le format d’une instruction peut ne pas être le même pour toutes les instructions. •Le champs opérande peut être découpé à sont tours en plusieurs champs N bits K bits
  • 136. Architecture des ordinateurs 136 136 Machine à 3 adresses  Dans ce type de machine pour chaque instruction il faut préciser :  l’adresse du premier opérande  du deuxième opérande  et l’emplacement du résultat Code opération Opérande1 Opérande2 Résultat Exemple : ADD A,B,C ( CB+C ) •Dans ce type de machine la taille de l’instruction est grand . • Pratiquement il n’existent pas de machine de ce type.
  • 137. Architecture des ordinateurs 137 137 Machine à 2 adresses  Dans de type de machine pour chaque instruction il faut préciser :  l’adresse du premier opérande  du deuxième opérande ,  l’adresse de résultat est implicitement l’adresse du deuxième opérande . Code opération Opérande1 Opérande2 Exemple : ADD A,B ( BA +B )
  • 138. Architecture des ordinateurs 138 138 Machine à 1 adresses  Dans de type de machine pour chaque instruction il faut préciser uniquement l’adresse du deuxième opérande.  Le premier opérande existe dans le registre accumulateur.  Le résultat est mis dans le registre accumulateur. Code opération Opérande2 Exemple : ADD A ( ACC(ACC) + A ) Ce type de machine est le plus utilisé.
  • 139. Architecture des ordinateurs 139 139 4. Mode d’adressage  La champs opérande contient la donnée ou la référence ( adresse ) à la donnée.  Le mode d’adressage définit la manière dont le microprocesseur va accéder à l’opérande.  Le code opération de l’instruction comportent un ensemble de bits pour indiquer le mode d’adressage.  Les modes d’adressage les plus utilités sont :  Immédiat  Direct  Indirect  Indexé  relatif
  • 140. Architecture des ordinateurs 140 140 4.1 Adressage immédiat  L’opérande existent dans le champs adresse de l’instruction Code opération Opérande Exemple : ADD 150 Cette commande va avoir l’effet suivant : ACC(ACC)+ 150 Si le registre accumulateur contient la valeur 200 alors après l’exécution son contenu sera égale à 350 ADD 150
  • 141. Architecture des ordinateurs 141 141 4.2 Adressage direct  Le champs opérande de l’instruction contient l’adresse de l’opérande ( emplacement en mémoire )  Pour réaliser l’opération il faut le récupérer ( lire ) l’opérande à partir de la mémoire. ACC  (ACC)+ (ADR) ADD 150 30 Exemple : On suppose que l’accumulateur continent la valeur 20 . A la fin de l’exécution nous allons avoir la valeur 50 ( 20 + 30 ) 150
  • 142. Architecture des ordinateurs 142 142 4.3 Adressage indirect  La champs adresse contient l’adresse de l’adresse de l’opérande.  Pour réaliser l’opération il faut :  Récupérer l’adresse de l’opérande à partir de la mémoire.  Par la suite il faut chercher l’opérande à partir de la mémoire. ACC (ACC)+ ((ADR))  Exemple :  Initialement l’accumulateur contient la valeur 20  Il faut récupérer l’adresse de l’adresse (150).  Récupérer l’adresse de l’opérande à partir de l’adresse 150 ( la valeur 200 )  Récupérer la valeur de l’opérande à partir de l’adresse 200 ( la valeur 40 ) Additionner la valeur 40 avec le contenu de l’accumulateur (20) et nous allons avoir la valeur 60 ADD 150 200 40 150 200
  • 143. Architecture des ordinateurs 143 143 4.4 Adressage indexé  L’adresse effectif de l’opérande est relatif à une zone mémoire.  L’dresse de cette zone se trouve dans un registre spécial ( registre indexe ).  Adresse opérande = ADR + (X) ADD 150 30 50 Registre d’indexe + Remarque : si ADR ne contient pas une valeur immédiate alors Adresse opérande = (ADR )+ (X) 200
  • 144. Architecture des ordinateurs 144 144 4.5 Adressage relatif  L’adresse effectif de l’opérande est relatif a une zone mémoire.  L’dresse de cette zone se trouve dans un registre spécial ( registre de base ).  Ce mode d’adressage est utilisée pour les instructions de branchement. Adresse = ADR + (base) BR 150 ADD 100 Registre de base + 250
  • 145. Architecture des ordinateurs 145 145 5. Cycle d’exécution d’une instruction  Le traitement d’une instruction est décomposé en trois phases :  Phase 1 : rechercher l’instruction à traiter et décodage  Phase 2 : rechercher de l’opérande et exécution de l’instruction  Phase 3 : passer à l’instruction suivante  Chaque phase comporte un certain nombre d’opérations élémentaires ( microcommandes ) exécutées dans un ordre bien précis ( elle sont générées par le séquenceur ).  La phase 1 et 3 ne change pas pour l’ensemble des instructions , par contre la phase 2 change selon l’instruction et le mode d’adressage
  • 146. Architecture des ordinateurs 146 146  Exemple1 : déroulement de l’instruction d’addition en mode immédiat ACC(ACC)+ Valeur  Phase 1 : ( rechercher l’instruction à traiter ) Mettre le contenu du CO dans le registre RAM RAM (CO)  Commande de lecture à partir de la mémoire Transfert du contenu du RIM dans le registre RI RI (RIM) Analyse et décodage  Phase 2 : (traitement ) Transfert de l ’opérande dans l’UAL UAL  (RI).ADR Commande de l’exécution de l’opération ( addition )  Phase 3 : ( passer à l’instruction suivante )  CO  (CO )+ 1
  • 147. Architecture des ordinateurs 147 147  Exemple 2 : déroulement de l’instruction d’addition en mode direct ACC(ACC)+ (ADR)  Phase 1 : ( rechercher l’instruction à traiter ) Mettre le contenu du CO dans le registre RAM RAM (CO)  Commande de lecture à partir de la mémoire Transfert du contenu du RIM dans le registre RI RI (RIM) Analyse et décodage  Phase 2 : ( décodage et traitement ) Transfert de l’adresse de l ’opérande dans le RAM RAM (RI).ADR Commande de lecture Transfert du contenu du RIM vers l’UAL UAL (RIM) Commande de l’exécution de l’opération ( addition )  Phase 3 : ( passer à l’instruction suivante ) • CO  (CO )+ 1
  • 148. Architecture des ordinateurs 148 148  Exemple 3 : Déroulement de l’instruction d’addition en mode indirect ACC(ACC)+ ((ADR))  Phase 1 : ( rechercher l’instruction à traiter ) Mettre le contenu du CO dans le registre RAM RAM (CO)  Commande de lecture à partir de la mémoire Transfert du contenu du RIM dans le registre RI RI (RIM) Analyse et décodage  Phase 2 : ( décodage et traitement ) Transfert de l’adresse de l ’opérande dans le RAM  (RI).ADR Commande de lecture /* récupérer l’adresse */ Transfert du contenu du RIM vers le RAM RAM(RIM) Commande de lecture /* récupérer l’opérande */ Transfert du contenu du RIM vers l’UAL UAL  (RIM ) Commande de l’exécution de l’opération ( addition )  Phase 3 : ( passer à l’instruction suivante ) CO  (CO )+ 1
  • 149. Architecture des ordinateurs 149 IV. Le microprocesseur  Le microprocesseur ne comprend que informations binaires  Chaque instruction est représentée par un code différent  Un cycle d’exécution s’effectue en 3 étapes : IV.3 Exécution d’une instruction 1. Recherche de l’instruction 2. Décodage de l’instruction 3. Exécution de l’instruction
  • 150. Architecture des ordinateurs 150 IV. Le microprocesseur IV.1 Généralités IV.2 Architecture de base IV.3 Exécution d’une instruction IV.4 Caractéristiques IV.5 Langage de programmation
  • 151. Architecture des ordinateurs 151 IV. Le microprocesseur  Fabricant AMD – Intel – IBM – Motorola…  Taille des données traitables 8 bits – 16 bits – 32 bits – 64 bits…  Quantité de mémoire adressable 1Mo – 1Go – 64 Go – 64 To…  Fréquence d’horloge 1 GHz – 2GHz… IV.4 Caractéristiques
  • 152. Architecture des ordinateurs 152 IV. Le microprocesseur  Unité de traitement complémentaire FPU (Floating Point Unit) MultiMedia eXchange (MMX) Mémoire cache…  Jeux d’instructions Ensemble des opérations élémentaires que le microprocesseur pourra exécuter. IV.4 Caractéristiques
  • 153. Architecture des ordinateurs 153 IV. Le microprocesseur  Jeux d’instructions Type d’instructions Codage des instructions Mode d’adressage Temps d’exécution IV.4 Caractéristiques
  • 154. Architecture des ordinateurs 154 IV. Le microprocesseur IV.1 Généralités IV.2 Architecture de base IV.3 Exécution d’une instruction IV.4 Caractéristiques IV.5 Langage de programmation
  • 155. Architecture des ordinateurs 155 IV. Le microprocesseur IV.5 Langage de programmation Langage machine 0101 0011 1111 0011 Langage assembleur lda, sta, cmp… Langage haut niveau for, if…then, write… Langage compris par le microprocesseur Langage le plus proche du langage machine Permet de faire abstraction du microprocesseur Facilité de programmation compilation assemblage
  • 156. Architecture des ordinateurs 156 IV. Le microprocesseur  Exemple de langage IV.5 Langage de programmation Langage C Assembleur (68HC11) Code machine (68HC11) C6 64 B6 00 1B 5A 26 03 A=0 ; for ( i=1 ; i<101 ; i++) A=A+i ; LDAB #100 LDAA #0 ret ABA DECB BNE ret
  • 158. Architecture des ordinateurs 158 V. Performance d’un microprocesseur V.1 Généralités V.2 Amélioration des performances V.3 Outils de mesure
  • 159. Architecture des ordinateurs 159 V. Performance d’un microprocesseur  2 paramètres pour la mesure de performance : Temps d’exécution : temps écoulé entre le début et la fin de l’exécution d’une tâche Quantité totale de travail exécuté dans un certains intervalle de temps (troughput) V.1 Généralités
  • 160. Architecture des ordinateurs 160 V. Performance d’un microprocesseur  Temps d’exécution dépend de 3 facteurs : Le nombre d’instructions exécutées (IC) Le nombre moyen de cycles d’horloge par instruction lors de l’exécution d’un programme (CPI) La période d’horloge (T=1/F) V.1 Généralités Temps = (nombre d’instructions) x (nombre de cycles par instruction) x (période d’horloge)
  • 161. Architecture des ordinateurs 161 V. Performance d’un microprocesseur  On définit aussi : V.1 Généralités IC×CPI 1 Temps = = F performance (en MHz) IC F MIPS = = temps CPI Million d’Instructions Par Seconde F performance = IC×CPI
  • 162. Architecture des ordinateurs 162 V. Performance d’un microprocesseur  Exemple : Microprocesseur 50 MHz 2 14 Branchement 2 12 Rangement 2 21 Chargement 1 43 UAL Nbre cycles % op Opération CPI = 0.43 x 1 + (0.21 + 0.12 + 0.24) x 2 = 1.57 cpi MIPS = F / CPI = 50 / 1.57 # 31.9 mips Texe = n / MIPS = 31.4 n ns V.1 Généralités
  • 163. Architecture des ordinateurs 163 V. Performance d’un microprocesseur  Gain de performance V.1 Généralités perf performance après Temps avant G = = performance avant Temps après           améliorée new old améliorée portion Portion Texe = Texe × 1- Portion + Gain   1             old perf améliorée new améliorée portion Texe G = = Portion Texe 1- Portion + Gain
  • 164. Architecture des ordinateurs 164 V. Performance d’un microprocesseur  Exemple : On remplace un processeur dédié au traitement de l’image par un processeur 5 fois plus rapide dans les applications de traitement d’image. Le processeur d’origine passait 75% de son temps à faire du traitement d’image et et 25% à faire l’acquisition d’image. V.1 Généralités améliorée Portion = 75% = 0.75 portion Gain = 5   perf 1 G = = 2.5 0.75 1- 0.75 + 5
  • 165. Architecture des ordinateurs 165 V. Performance d’un microprocesseur V.1 Généralités V.2 Amélioration des performances V.3 Outils de mesure
  • 166. Architecture des ordinateurs 166 V. Performance d’un microprocesseur V.2 Amélioration des performances  Pour augmenter les performances d’un microprocesseur, on peut donc : Augmenter la fréquence d’horloge (limitation matérielle) Améliorer l’organisation interne pour diminuer le CPI (choix du jeu d’instruction et de l’architecture) Améliorer le compilateur (diminution de IC ou du CPI) RISC ou CISC ?? Superscalaire, pipeline, mémoire cache ??
  • 167. Architecture des ordinateurs 167 V. Performance d’un microprocesseur  Notion d’architecture CISC Instructions complexes Accès mémoire réduit Réalisation de compilateurs plus facile Mais La taille des instructions est variable = difficile à décoder Augmentation de la complexité de la logique de contrôle (micro-code) Augmentation de FH plus difficile V.2 Amélioration des performances
  • 168. Architecture des ordinateurs 168 V. Performance d’un microprocesseur  Notion d’architecture RISC 80% des traitements de langage de haut niveau font appel à seulement 20% du jeu d’instructions d’un microprocesseur. D’où Instruction simple = 1 cycle d’horloge Taille instruction fixe = décodage simple Gain de surface pour la réalisation du up qui permet d’augmenter : Le nombre de registres Le nombre d’unités de traitement La fréquence d’horloge… V.2 Amélioration des performances
  • 169. Architecture des ordinateurs 169 V. Performance d’un microprocesseur  Notion de Mémoire cache La mémoire principale n’est pas capable de délivrer les informations aussi rapidement que le microprocesseur est capable de les traiter Tps accès mémoire >>> Tps cycle up Apparition d’un goulot d’étranglement pour les données V.2 Amélioration des performances Solution : Disposer une mémoire très rapide entre la mémoire principale et le microprocesseur
  • 170. Architecture des ordinateurs 170 V. Performance d’un microprocesseur = succès de cache Unité de traitement Unité de commande up mémoire cache 1 2 V.2 Amélioration des performances  Notion de cache mémoire : fonctionnement
  • 171. Architecture des ordinateurs 171 V. Performance d’un microprocesseur = défaut de cache Unité de traitement Unité de commande up mémoire cache 1 2 3 4 V.2 Amélioration des performances  Notion de cache mémoire : fonctionnement
  • 172. Architecture des ordinateurs 172 V. Performance d’un microprocesseur  Notion d’architecture Pipeline V.2 Amélioration des performances décodage recherche exécution décodage recherche exécution
  • 173. Architecture des ordinateurs 173 V. Performance d’un microprocesseur V.2 Amélioration des performances  Notion d’architecture Superscalaire
  • 174. Architecture des ordinateurs 174 V. Performance d’un microprocesseur  Architecture Dual Core V.2 Amélioration des performances
  • 175. Architecture des ordinateurs 175 V. Performance d’un microprocesseur  Core 2 quadro V.2 Amélioration des performances
  • 176. Architecture des ordinateurs 176 V. Performance d’un microprocesseur V.1 Généralités V.2 Amélioration des performances V.3 Outils de mesure
  • 177. Architecture des ordinateurs 177 V. Performance d’un microprocesseur  Étalon de performance Permet de comparer les performances de différents processeur (ou système) Beaucoup de Benchmark ne permettent de comparer que des microprocesseurs ayant un même jeu d’instructions V.3 Outils de mesure
  • 178. Architecture des ordinateurs 178 V. Performance d’un microprocesseur  Benchmark PC V.3 Outils de mesure
  • 179. Architecture des ordinateurs 179 V. Performance d’un microprocesseur  Standart Performance Evaluation Corporation (SPEC) www.spec.org Pour comparer microprocesseur à jeu d’instructions différent Evalue les performances : Du microprocesseur De la hiérarchie mémoire Du compilateur Autre type de benchmark : graphique, réseau V.3 Outils de mesure
  • 180. Architecture des ordinateurs 180 V. Performance d’un microprocesseur  SPEC : CPU 2006 Donne un indice de vitesse (temps d’éxecution) Donne un indice de quantité de travail (troughput) Pour des calculs sur des entiers ou des réels V.3 Outils de mesure
  • 181. Architecture des ordinateurs 181 V. Performance d’un microprocesseur  Exemple : Sisoft Sandra V.3 Outils de mesure
  • 182. Architecture des ordinateurs 182 V. Performance d’un microprocesseur Intel Processeur Date de mise en service Perform en MIPS CPU fréquence Nb de Transistors Taille des registres Taille mémoire adressable Cache dans le CPU 8086 1978 0.8 4,77Mhz 8Mhz 29 K 16 1 Mo (20 bits) None 80 286 1982 2.7 6 Mhz 25 Mhz 134 K 16 16 Mo (24 bits) - 386 DX 1985 6 16 Mhz 50 Mhz 275 K 32 4 Go (32 bits) - 486 DX 1989 20 25 Mhz 120 Mhz 1,2 M 32 4 Go (32 bits) 8 Ko L1 Pentium I & MMX 1993 100 60 Mhz 233 Mhz 3,1 M 32 4 Go (32 bits) 16 Ko L1 Pentium Pro 1995 440 150 Mhz 200 Mhz 5,5 M 32 64 Go (36 bits) 16 Ko L1 256/512 Ko L2 Pentium II 1997 466 233 Mhz 450 Mhz 7 M 32 64 Go (36 bits) 32 Ko L1 512Ko L2 Pentium III 1999 1000 400 Mhz 1,2 Ghz 8,2 M 32 GP 64 Go (36 bits) 32 Ko L1 512 Ko L2 Pentium IV 2001 2005 3000 9500 1,4 Ghz 3.8 Ghz 12 M 169 M 32 GP 64 64 Go 256 To 32Ko L1 512 Ko L2 2Mo L1 Pentium D 2005 17460 3.2 Ghz 230 M 64 256 To 32Ko L1 1Mo L2 / core Evolution des microprocesseurs
  • 184. Architecture des ordinateurs 184 VI Les échanges de données VI.1 Généralités VI.2 Les techniques d’échange VI.3 Les types de liaison
  • 185. Architecture des ordinateurs 185 VI Les échanges de données  L’interface d’E/S permet au microprocesseur de communiquer avec le monde extérieur  Exemple : Clavier entrée 0,01 ko/s Souris entrée 0,02 ko/s Disquette sortie 50 ko/s Imprimante sortie 100 ko/s CDROM E/S 500 ko/s Disque Dur E/S 5000 ko/s Ecran Sortie 30000 ko/s VI.1 Généralités
  • 186. Architecture des ordinateurs 186 VI Les échanges de données  Le microprocesseur doit gérer des périphériques De différents rôles De différentes vitesses De langage différents  Sous traitance de cette gestion à des contrôleurs  Le dialogue microprocesseur/contrôleur se fera selon: Un protocole particulier Une vitesse particulière VI.1 Généralités
  • 187. Architecture des ordinateurs 187 VI Les échanges de données VI.1 Généralités VI.2 Les techniques d’échange VI.3 Les types de liaison
  • 188. Architecture des ordinateurs 188 VI Les échanges de données  Différentes techniques d’échange Sans condition le processeur ne vérifie pas que le périphérique est disponible Mode programmé : par scrutation par interruption Mode par accès direct à la mémoire VI.2 Les techniques d’échange
  • 189. Architecture des ordinateurs 189 Interface E/S n°1 Up Mémoire Principale Bus d ’adresses Bus de données Interface E/S n°2 VI Les échanges de données  Mode programmé : scrutation Prêt ? Attente Prêt Attente VI.2 Les techniques d’échange
  • 190. Architecture des ordinateurs 190 VI Les échanges de données  Mode programmé : scrutation  Avantages : Simplicité Inconvénients : Le microprocesseur se retrouve souvent en phase d’attente L’initiative de l’échange de données est dépendante du programme exécuté VI.2 Les techniques d’échange
  • 191. Architecture des ordinateurs 191 VI Les échanges de données  Mode programmé : interruption  Interruption : Principe Suspendre un programme pour en exécuter un autre Pouvoir le faire n’importe quand Pouvoir revenir au programme interrompu et continuer à faire ce que l’on était en train de faire VI.2 Les techniques d’échange
  • 192. Architecture des ordinateurs 192 Interface E/S n°1 Up Mémoire Principale Bus d ’adresses Bus de données Interface E/S n°2 INT INT 1 INT 2 VI Les échanges de données  Mode programmé : interruption VI.2 Les techniques d’échange
  • 193. Architecture des ordinateurs 193 VI Les échanges de données  Mode programmé : interruption Les interruptions sont classées par ordre de priorité au cas où plusieurs interviendraient en même temps Le programme principal et le programme d’interruption vont utiliser les mêmes ressources microprocesseur (registre, PC, etc…) Nécessité de sauvegarder le contexte avant d’exécuter le sous programme d’interruption Nécessité de restituer le contexte à la fin du sous programme d’interruption. VI.2 Les techniques d’échange
  • 194. Architecture des ordinateurs 194 VI Les échanges de données Disque dur Souris Clavier Carte graphique Wifi USB Carte réseau VI.2 Les techniques d’échange
  • 195. Architecture des ordinateurs 195 VI Les échanges de données IRQ modem Exécution Niveau de priorité IRQ souris IRQ imprimante VI.2 Les techniques d’échange
  • 196. Architecture des ordinateurs 196 VI Les échanges de données  Mode programmé : interruption Avantages : Le programme principal n’est interrompu que le temps du transfert Inconvénients : Besoin d’une architecture plus évoluée du microprocesseur et du contrôleur VI.2 Les techniques d’échange
  • 197. Architecture des ordinateurs 197 VI Les échanges de données  Mode d’accès direct à la mémoire (DMA) Permet le transfert de données entre l’interface E/S et la mémoire sans passer par le microprocesseur Nécessité d’un circuit supplémentaire = Contrôleur de DMA VI.2 Les techniques d’échange
  • 198. Architecture des ordinateurs 198 VI Les échanges de données Interface E/S Up Mémoire Principale Bus d ’adresses Bus de données Contrôleur DMA Requête DMA BUSRQ BUSACK VI.2 Les techniques d’échange
  • 199. Architecture des ordinateurs 199 VI Les échanges de données  Mode d’accès direct Avantages : Transfert de données sans passer le microprocesseur Le microprocesseur peut exécuter une autre tâche Inconvénients : Le contrôleur DMA prend possession du bus = le microprocesseur n’a plus accès à la mémoire VI.2 Les techniques d’échange
  • 200. Architecture des ordinateurs 200 VI Les échanges de données V.1 Généralités V.2 Les techniques d’échange V.3 Les types de liaison
  • 201. Architecture des ordinateurs 201 VI Les échanges de données  Liaison parallèle Tous les bits d’un mot sont transmis en même temps sur autant de fils que de bits à transmettre Interface E/S Up Périphérique VI.3 Les types de liaison
  • 202. Architecture des ordinateurs 202 VI Les échanges de données  Liaison série Tous les bits d’un mot sont transmis les uns à la suite des autres sur un seul fil Interface E/S Up Périphérique VI.3 Les types de liaison
  • 203. Architecture des ordinateurs 203 VI Les échanges de données  Liaison parallèle Faible distance Vitesse élevée Coût au m élevé  Liaison série Longue distance Vitesse peu importante Coût plus faible On caractérise une liaison par sa vitesse de transmission ou débit (en bit/s) VI.3 Les types de liaison
  • 204. Architecture des ordinateurs 204 VI Les échanges de données  Exemple liaison parallèle : Bus GPIB (General Purpose Interface Bus) Connu aussi sous le nom de HP-IB ou IEEE 488. Conçu par Hewlett Packard pour interfacer un ordinateur à des instruments. 1 à 8 Mo/s en norme High Speed 20m maximum 15 appareils maximum VI.3 Les types de liaison
  • 205. Architecture des ordinateurs 205 VI Les échanges de données  Bus parallèle composé de 16 signaux : 8 signaux de données DIO1 à DIO8 5 signaux de commande EOI – IFC – ATN – REN – SRQ 3 signaux de synchronisation DAV – NRFD - NDAC VI.3 Les types de liaison
  • 206. Architecture des ordinateurs 206 VI Les échanges de données  Exemple VI.3 Les types de liaison DIO1-8 DAV NRFD NDAC t0 t1 t2 t3 t4 t5
  • 207. Architecture des ordinateurs 207 VI Les échanges de données  Exemple liaison série : port série On transmet des informations seulement lorsque c’est nécessaire = liaison asynchrone Nécessité d’encadrer la transmission par un signal de départ et un signal d’arrêt Pour que chaque élément communicant se comprenne, il faut établir un protocole de communication VI.3 Les types de liaison
  • 208. Architecture des ordinateurs 208  Exemple : transmission 1010 1100 VI Les échanges de données t ligne Bit de « start » Ligne au repos = 1 Bit de « stop » 1 1 1 1 0 0 0 0  = 1 vitesse VI.3 Les types de liaison
  • 209. Architecture des ordinateurs 209 VI Les échanges de données  Paramètres d’un protocole de liaison série Longueur du mot transmis : 7 ou 8 bits Vitesse de transmission : détermine la fréquence d’horloge : 110 bit/s à 128000 bit/s Bit de start : inverse état repos VI.3 Les types de liaison
  • 210. Architecture des ordinateurs 210 VI Les échanges de données Bit de stop : identique à l’état repos (parfois 1,5 ou 2 bits stop) Bit de parité : parfois le mot est suivi d’un bit de parité servant à la détection d’erreur  Parité paire : nbre total de bit est pair  Parité impaire : nbre total de bit est impair La durée de transmission d’une donnée dépendra des paramètres du protocole choisi VI.3 Les types de liaison
  • 211. Architecture des ordinateurs 211 VI Les échanges de données t ligne 1 1 1 1 0 0 0 0 Parité paire Parité impaire 1 bit start + 1 bit stop + 1 bit parité + 8 bit données = 11 bits à transmettre / données D = 11 vitesse s VI.3 Les types de liaison
  • 212. Architecture des ordinateurs 212 VI Les échanges de données  Contrôle de flux d’une liaison série Permet d’envoyer des informations seulement lorsque le récepteur est prêt Contrôle logiciel : Lorsque le récepteur ne peut plus recevoir de données, il émet une information sur la ligne série L’émetteur doit toujours être à l’écoute avant d’émettre une donnée VI.3 Les types de liaison
  • 213. Architecture des ordinateurs 213 VI Les échanges de données  Contrôle de flux d’une liaison série Contrôle matériel : Il faut rajouter des lignes de contrôle supplémentaire en plus de la ligne de transmission. VI.3 Les types de liaison
  • 215. Architecture des ordinateurs 215 VII Architecture d’un ordinateur  Personal Computer :  Unité centrale  carte mère  Microprocesseur  Mémoire  Carte graphique  Périphérique interne de stockage  Moniteur  Périphériques  clavier, souris, modem, etc…
  • 216. Architecture des ordinateurs 216 VII Architecture d’un ordinateur VII.1 Carte mère VII.2 Microprocesseur VII.3 Mémoire VII.4 Périphérique interne de stockage VII.5 Carte graphique VII.6 Comparaison offre MIPE
  • 217. Architecture des ordinateurs 217 VII Architecture d’un ordinateur  Caractéristiques  chipset  BIOS  horloge  Ports de connexion  Socket VII.1 Carte mère
  • 218. Architecture des ordinateurs 218 VII Architecture d’un ordinateur  Architecture Port série Port parallèle Interface floppy Bus mémoire Bus PCI-E x16 Bus PCI Bus USB Firewire AC’97 LAN Bus processeur Pont Nord Bus IDE Serial ATA Liaison pont nord/pont sud Pont Sud VII.1 Carte mère
  • 219. Architecture des ordinateurs 219 VII Architecture d’un ordinateur VII.1 Carte mère
  • 220. Architecture des ordinateurs 220 VII Architecture d’un ordinateur VII.1 Carte mère VII.2 Microprocesseur VII.3 Mémoire VII.4 Périphérique interne de stockage VII.5 Carte graphique VII.6 Comparaison offre MIPE
  • 221. Architecture des ordinateurs 221 VII Architecture d’un ordinateur Référence Athlon 64 4000+ Athlon 64 FX62 Core 2 Duo X6800 Pentium 4 570 Core Duo T2700 Fréquence 2400 MHz 2800 MHz 2933 MHz 3800 MHz 2330 MHz Bus processeur 200 MHz 400 MHz 266 MHz (QB) 200 MHz (QB) 166 MHz (QB) Finesse gravure 0.13um 0.09um 65 nm 0.09um 65 nm Cache L1 128 ko 128 ko/core 64 ko 16 ko 64 ko/core Cache L2 1024 ko 1024 ko/core 2Mo 2048 ko 1024 ko/core Fréquence cache L2 2400 MHz 2800 MHz 2933 MHz 3800 MHz 2330 MHz Prix moyen 130 € 800 € 1000 € 600 € 660 € VII.2 Microprocesseur
  • 222. Architecture des ordinateurs 222 VII Architecture d’un ordinateur  Performances VII.2 Microprocesseur 1 2 3 4
  • 223. Architecture des ordinateurs 223 VII Architecture d’un ordinateur  Overcloking VII.2 Microprocesseur 1 2 3 4 Pentium M 1.6GHz @2.13GHz
  • 224. Architecture des ordinateurs 224 VII Architecture d’un ordinateur  Refroidissement Heat Pipe Ventirad Kit Watercooling VII.2 Microprocesseur
  • 225. Architecture des ordinateurs 225 VII Architecture d’un ordinateur VII.1 Carte mère VII.2 Microprocesseur VII.3 Mémoire VII.4 Périphérique interne de stockage VII.5 Carte graphique VII.6 Comparaison offre MIPE
  • 226. Architecture des ordinateurs 226 VII Architecture d’un ordinateur  Rappels VII.3 Mémoire SDR Matrice Mémoire Buffer DDR Matrice Mémoire Buffer DDR-II Buffer Matrice Mémoire
  • 227. Architecture des ordinateurs 227 VII Architecture d’un ordinateur Désignation Type FSB Vitesse B.P. PC 100 SDR 100 MHz 100 MHz 0,8 Go/s PC 2700 DDR 166 MHz 333 MHz 2,7 Go/s PC 3200 DDR 200 MHz 400 MHz 3,2 Go/s PC 4000 DDR 250 MHz 500 MHz 4 Go/s PC 3200 DDR II 100 MHz 400 MHz 3,2 Go/s PC 4200 DDR II 133 MHz 533 MHz 4,2 Go/s PC 5300 DDR II 166 MHz 667 MHz 5,3 Go/s  Différent type VII.3 Mémoire
  • 228. Architecture des ordinateurs 228 VII Architecture d’un ordinateur VII.1 Carte mère VII.2 Microprocesseur VII.3 Mémoire VII.4 Périphérique interne de stockage VII.5 Carte graphique VII.6 Comparaison offre MIPE
  • 229. Architecture des ordinateurs 229 VII Architecture d’un ordinateur  Le disque dur  disque magnétique  piste  bloc  secteur  cylindre piste VII.4 Périphérique interne de stockage secteur cylindre
  • 230. Architecture des ordinateurs 230 VII Architecture d’un ordinateur  Formatage : Organisation du disque en piste – bloc – secteur  Défragmentation : Stockage de fichiers dans des blocs contigus  Caractéristiques : Capacité Vitesse de rotation Temps d’accès Interface VII.4 Périphérique interne de stockage
  • 231. Architecture des ordinateurs 231 VII Architecture d’un ordinateur  Disque dur flash VII.4 Périphérique interne de stockage
  • 232. Architecture des ordinateurs 232 VII Architecture d’un ordinateur  Le CDROM  cuvette = lumière non réfléchie  plat = lumière réfléchie  780 nm  ‘1’ codé par une transition polycarbonate couche sensible couche protection photodiode diode laser VII.4 Périphérique interne de stockage
  • 233. Architecture des ordinateurs 233 VII Architecture d’un ordinateur  Le CDROM  1 seule piste en spirale  150 ko/s (1X) - 7200 ko/s (48x)  Caractéristiques  vitesse lecture / écriture  interface VII.4 Périphérique interne de stockage
  • 234. Architecture des ordinateurs 234 VII Architecture d’un ordinateur  Le DVDROM  cuvette plus petite  650 nm et 635 nm  double couche VII.4 Périphérique interne de stockage
  • 235. Architecture des ordinateurs 235 VII Architecture d’un ordinateur Type de support Capacité Nbre CD CD 800 Mo 1 DVDRAM 2.6 Go 4 DVD -/+ RW simple face simple couche 4.7 GO 6 DVD -/+ RW double face simple couche 9.4 Go 12 DVD -/+ RW simple face double couche 8.5 Go 11 DVD -/+ RW double face double couche 17 Go 22 VII.4 Périphérique interne de stockage
  • 236. Architecture des ordinateurs 236 VII Architecture d’un ordinateur VII.1 Carte mère VII.2 Microprocesseur VII.3 Mémoire VII.4 Périphérique interne de stockage VII.5 Carte graphique VII.6 Comparaison offre MIPE
  • 237. Architecture des ordinateurs 237 VII Architecture d’un ordinateur  Carte graphique VII.5 Carte graphique GPU Mémoire vidéo RAMDAC DVI CRT BUS PCIX
  • 238. Architecture des ordinateurs 238 VII Architecture d’un ordinateur  Carte graphique : GPU placer les objets dans le repère et leur appliquer des transformations (translation, rotation, etc…) appliquer les effets de lumières sur chaque objet décomposer les objets en petits triangles puis en fragments appliquer des textures et des effets sur les fragments afficher les pixel résultants de l’association des fragments VII.5 Carte graphique Vertex shader Setup Engine Pixel Shader
  • 239. Architecture des ordinateurs 239 VII Architecture d’un ordinateur VII.5 Carte graphique
  • 240. Architecture des ordinateurs 240 VII Architecture d’un ordinateur VII.1 Carte mère VII.2 Microprocesseur VII.3 Mémoire VII.4 Périphérique interne de stockage VII.5 Carte graphique VII.6 Comparaison offre MIPE
  • 241. Architecture des ordinateurs 241 VII Architecture d’un ordinateur  Offre MIPE (MIcro Portable Etudiant) Poids ≤ 3kg WIFI Suite bureautique Autonomie ≥ 3h Lecteur DVD WIFI ≥ 2 prises USB Antivirus avec ≥ 6 mois de maj gratuite Garantie européenne ≥ 2ans VII.6 Comparaison offre MIPE
  • 242. Architecture des ordinateurs 242 VII Architecture d’un ordinateur Référence Processeur Mémoire Disque dur Lecteur Optique Carte Vidéo Ecran Poids Port E/S Pentium M 1.6 GHz 2 Mo 512 Mo FSB 400 MHz 60 Go 4200 tr/min DVD+/-RW 8x – 4x – 2x Intel 900 128 Mo partagé 15,4’’ 1280x800 3 kg WIFI 802.11g 3 USB… Turion X2 1.6 GHz 512 ko/core 2 Go FSB 400 MHz 100 Go 5400 tr/min DVD+/-RW 8x – 4x – 2x GeForce 7600 GO 256 Mo 15,4’’ 1280x800 2,9 kg WIFI 802.11g 4 USB… Core Duo 2 GHz 1 Mo/core 1 Go FSB 667 MHz 120 Go 5400 tr/min DVD+/-RW 8x – 4x – 2x ATI X1400 256 Mo 17’’ 1440x900 3,5 kg WIFI 802.11g 6 USB… Core Duo 1.6 GHz 1 Mo/core 1 Go FSB 533 MHz 100 Go 5400 tr/min DVD+/-RW 8x – 4x – 2x GeForce 7400Go 128 Mo 15,4’’ 1280x800 3 kg WIFI 802.11g 3 USB… Core Duo 1.6 GHz 1 Mo/core 1 Go FSB 533 MHz 100 Go 5400 tr/min DVD+/-RW 8x – 4x – 2x Intel 945 128 Mo partagé 15’’ 1280x800 2,8 kg WIFI 802.11g 3 USB… Garantie 3 ans Maj antivirus 15 mois Garantie 2 ans + lecteur carte 6 en 1 – maj antivirus 2 mois Garantie 3 ans Maj antivirus 15 mois + 1 PCMCIA – 1 firewire – Réseau 10/100 – Audio stéréo VII.6 Comparaison offre MIPE Garantie 2 ans + webcam640x480 – maj antivirus 6 mois Core Duo 2 GHz 1 Mo/core 1 Go FSB 667 MHz 120 Go SATA 150 5400 tr/min DVD+/-RW 8x – 4x – 2x GeForce 7600 GO 256 Mo 15,4’’ 1280x800 2,9 kg WIFI 802.11g 3 USB… DELL Inspiron 1300 649€ ASUS Z92T 1299€ EasyNote MX45-003 999€ DELL Inspiron 9400 1299€ HP Pavilion DV5245EA 949€ Cybertek Amilo M1451 1299€ Garantie 2 ans + webcam 1,3Mp – maj antivirus 6 mois – sacoche - souris Garantie 2 ans + webcam 1,3Mp + lecteur carte + lecteur empreinte + maj antivirus 24 mois – sacoche - souris Core 2 Duo 2Ghz - 4Mo 1399€